Sabit Wiring'in Ötesinde: FPGA Interconnects Evolved from Desire Logic to Exascale Fabrics

Alan programlanabilir kapı dizileri son dört yılda olağanüstü bir dönüşüm geçirdi. Bu dönüşümin kalbi, kabloların, anahtarların ve devlet makinelerinin uygulanması için basit cihazlar olarak başlayan, mantık bloklarının, DSP dilimleri ve diğer dünya üzerindeki bağlantı noktalarının incelenmesi için, yenilenen bağlantı noktalarının ve arkeoloji standartlarının belirlenmesinde, bu türdeki hataların ve kontrol noktalarının belirlenmesinde kullanılan bir sonraki bağlantı noktaların belirlenmesinde, belleklerin ve sinyallerin belirlenmesinde kullanılan analog bir sistemdir.

Ada-Style Dönemi: Performans Maliyetinde Flexability

Erken FPGAs, Xilinx XC2064 ve Alternatif EP300 gibi, yalnızca kapalı kaynakları değiştirmek için uygun olmayan bir ağla iletişim kurabilir. Ancak, bağlı ve dikey routing kanalları ile bilinen bu mimari yaklaşım, büyük esneklik sundu.Herhangi bir mantık bloğu sadece sabit olmayan rotalarla iletişim kurabilirdi.

Bu çağda Interconnect bant genişliği mütevazı kaldı. Off-chip iletişim, TTL ve LVCMOS gibi paralel I / O standartların üzerinde yoğunlaştı, on megahertz'da faaliyet gösteren önemli bir ölü alanı, 1990'ların başlarından gelen tipik bir cihaz, montajlı I/O bant genişliğinin ikinci başına birkaç yüz megabit elde edebilir.

Yanıt, orta uzunlukta bir dizi için geldi ve tüm çipleri yayılan kaynaklar yerine, Virtex ailesindeki VersaRing mimarisi, zamanlayıcı saatler ve kontrol sinyalleri içinde dağıtmaları için çevresel olarak daha düşük maliyetli bir dizi tasarıma sahipti.

Seri Devrim: Her şeyi Değiştiren Transceivers

İlk 2000'ler paralel bağlantılardan belirleyici bir mola işaret etti. Multi-gigabit seri transceivers'in entegrasyonu doğrudan FPGA silikonu temel olarak bu cihazların dış dünyaya nasıl bağlı olduğunu değiştirdi. Paralel otobüslerin ölçeklendirme limitleri vardı: geniş veri yolları büyük I/O pin sayılarını tüketti ve sinyal skew'nin izlerinin entegrasyonu, ve gerekli karmaşık zamanlama yönetimi.

Xilinx'in Virtex-II Pro, 2002 yılında serbest bırakıldı, bu erken transceiver blokları şerit başına 3125 Gbps Gbps likks için tam olarak 8b/10b encoding ve saat veri kurtarma için tam olarak sıralandı. Intel'in Stratix GX ailesi, bu standartları doğrudan online olarak takip eden protokoller tarafından zorlandı.

Sistem tasarımı üzerindeki etkisi hemen oldu. Tasarımcılar, dış transceiver cips olmadan yüksek hızlı arka düzlem bağlantıları uygulayabilir ve ortak bant genişliğine sahip sabit bant genişliğine sahip olabilir.Bu transceiversiteleri artık PAM4 modulation veya 112 Gbps ile birlikte çalışır ve 400 Gbps sinyal olmadan sabitlenir.

On-Chip Interconnect Evolution: Networks-on-Chip ve Standartlaştırılmış IP Bus

Dış transceivers, bir milyon mantık unsurunu ele geçirdikçe, karmaşık tasarımlar için giderek artan bir şekilde kapanan sessiz bir dönüşüm geçirdi ve programlanabilir ağların yanı sıra çalışanlarla bağlantı kurma konusunda yanıt verdi.

Sertleştirilmiş Ağ-on-Chip Mimarlık

Xilinx'in Versal ACAP mimarisi, 2019 yılında başlatılan, belirli bir ağ-on-çişli bir routing kumaşı ile temel olarak farklı olan bir ağ-çıkırıklık sistemi, bu NoC, programlanabilir mantık, DSP motorlar, AI motorları ve bellek kontrolleri içeren sert bir altyapıdır.Bu, farklı ölçeklendirme sistemleri için bağımsız olarak çalışır ve farklı ölçeklendirme sistemleri için farklı ölçeklendirme sistemleri sağlar.

Intel'in Çevik ailesi, tek bir cihaz mantığı birleştirmiş, transceivers ve HBM hafızasını tek bir bağlantı noktası haline getiren, doğrulanmış arabirimler ve IP hızlayıcılarının tüm önemli FPGA satıcılarla entegrasyonu için çoklu bağlantı köprüleri birleştirmiştir.

Derinlikteki Off-Chip Standartları: Tanımlar FPGA Connectivity

çip sınırının ötesinde, FPGA interconnect alanı, CPU'larla, anahtarlar, hafıza cihazları ve analog ön uçları sağlamak için birkaç olgun standart tarafından şekillendirilir.Her standart belirli bir alanla ilgilidir ve artan bantlama talepleri karşılamak için birden çok nesil ile gelişti.

PCI Express: Host Interface Back Bone

PCIe, hızlandırıcı ve veri merkezi uygulamaları için birincil ek mekanizmayı sürdürüyor. Standart, Gen1'den 64 GT /s'e kadar saat 64 GT / PAM ile modlama ve Gen7'ye kadar olan dosyalama sistemleriyle aynı anda tamamen PCIe kök komplekslerini veya uç noktaları doğrudan hafıza erişim motorlarını paylaşmasını sağlıyor, böylece yüksek çözünürlükte olan bir veri akışına sahip olan uygulamaları için yüksek çözünürlükte veri akışı sağlar.

Ethernet: The Universal Networking Fabric

Ethernet, veri merkezleri ve telekomünikasyon için evrensel ağ protokolü haline geldi ve FPGA'lar paket işleme ve ağ işlevi sanallaştırmada merkezi bir rol oynarlar.Mevcut cihazlar MAC ve PCS katmanlarını 10GE üzerinden 800GE aracılığıyla, IEEE 802.3 yol haritasının ardından FlexE, IEEE 1588 hassas zamanlaması ve bantlı telemetri için ideal hale getiriyor. FPGA satıcılar özel paketler ve 5G kullanıcılarını özel paketler uygulamalarına izin veren, standart şifreleme motorlarında veya line-dere analitikleri doğrudan doğru bir şekilde uygularlar.

Memory Interfaces: Prat, HBM ve Beyond

Dış hafızaya bağlı olarak, veri yoğun uygulamaları için CPU bağlantıları olarak kritiktir. FPGA'lar, GPDDR5 ve yüksek bant genişliği bellek nesiller HBM2e ve HBM3'e kadar geniş çaplı bellek uygulamaları kullanarak silikon interposer veya gömülü köprüler aracılığıyla bağlantı kurarlar, büyük miktardaki sabitleme hızları sağlarken, yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte olan hızlarda sabit diskler sağlarlar.

JESD204: Yüksek Hızlı Opera Interfaces

Kablosuz altyapıda, elektronik savaş ve enstrümantasyon, FPGAs arayüzü yüksek hızlı analog-alog dönüştürücüler ile karşılaştırılır. JESD204B ve JESD204C standartları, 5G büyük MIMO radyo hatları için sayısal ve harmonizli saat boyunca seri bir arayüz tanımlar, yüksek çözünürlükte kullanılan yüksek çözünürlükte otomatik olarak yüksek çözünürlükte bulunan LVDS arabirimleri içerir.

Chiplet Interfaces: UCIe ve Silikonun Dekorasyonu

Monolithic die Dimension yaklaşımı reticle limitleri ve gelişmiş düğümlerin maliyeti yükselmeye devam ediyor, endüstri, iyi tasarlanmış çiplerle birlikte, 2022 yılında açıklanan ve AMD'nin EMIB ve AIB'yı içeren bir konsorsiyumla yeniden bağlantılı olarak, PPF'nin iki paralel arayüzü destekliyor.

Gelişen teknolojiler FPGA Interconnects'i yeniden tanımlamak için hazırlandı

Eski bilgisayar, gerçek zamanlı AI inference ve 6G kablosuzlığı, birçok cephede inovasyonu destekliyor. Birkaç trend, FPGA interconnects için özellikle etkili.

Co-Packaged Optik ve Fotonik Entegrasyon

Elektrik interconnects temel bant genişliği sınırlamaları ile karşı karşıyadır. 112 Gbps'nin ötesinde veriler, bakır izleri üzerinde sinyal bütünlüğü hızla, karmaşık eşitleme ve önemli güç gerektiren karmaşık bir bağlantı kurmak. Optik interconnects, yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte elektriksel bağlantıların yanı sıra, optik disklerin denetlenmesi ve optik geçişlerin değerlendirilmesi için yüksek çözünürlükte yüksek çözünürlükte bir şekilde yeniden yapılandırılması gerektiğini göstermektedir.

Runtime-Adaptive Interconnects with Machine Learning

Geleneksel FPGA routing, işlem başlamadan önce yapılandırılan tüm cihazla birlikte, aktif akışları bozmadan dinamik, çok katmanlı ortamlarda giderek artan şekilde dağıtılabilen, Amazon EC2 F1 örneklerini ve Microsoft Azure gibi, iş yüklerini zamanında optimize etmek için optimize etmek için, bu, hızlı bir şekilde yapılandırmak için, sanal makinelerin yanı sıra, statik öğrenme yollarını yeniden yapılandırmak için birkaç kez yeniden yapılandırmak için yeniden yapılandırmak için ilgi çekici hale getirebilir.

3D Entegrasyon ve Monolithic Stacking

Birden fazla FPGA dikey olarak ölür - birden fazla FPGA dilimleri ile tek bir paketle bağlantı kurmak için erken bir ticari örnektir.Bir sonraki sınırda, mantık tabakaları aynı substratta yapılandırılırken, daha düşük bir şarj işlemi yapan ve homojen bir şekilde monte edilen bir cihazda, daha düşük bir süre boyunca farklı bir şekilde şarj edilebilirlik sağlayan bir cihazda, daha düşük çözünürlükte olan bir cihazda, daha düşük çözünürlükte olan bir şekilde, daha düşük çözünürlükte bulunan bir şekilde, daha düşük çözünürlükte bulunan bir çözünürlükte, farklı bir şekilde, yüksek çözünürlükte bulunan bir çözünürlükte bulunan bir şekilde yapılır.

Nöromorfik ve Kuantum-Ready Interconnects

Nöromorfik hesaplama modelleri, geleneksel saatli arayüzlerden ziyade, doğrulanmış veri paketlerinin kullanıldığı, FPGA'ların oda sıcaklığında faaliyet göstermesi ve etkinlik odaklı sinir ağları ile iletişim kurmaları için sayısal olarak kullanılan sayısal veri paketlerine ihtiyaç duyabilir.Seksleme Kontrol Kit gibi standartlar bu alan için ortaya çıkabilir, talep edilen FPGA bağlantılarını son derece düşük sıcaklıkla birlikte yönlendirecektir.

Standartlar Ekosistem: Endüstri İşbirliği Nasıl İlerlemeye Geçiyor

Tek bir şirket FPGA'yı izolasyonda bağlantı standartlarını tanımlamaz. Zengin bir Konfor ve çalışma grupları karşılıklılık sağlar, yol haritası ileriye götürür ve daha geniş ekosisteme zarar verecek parçalamayı önler:

  • [FONT:0)PCI-SIG[DÜDÜT:2)[Dönetici:0) PCI Express, Compute Express Link ve ilgili form faktörleri, FPGA transceivers'in ev sahibi bağlantı için uyguladığı elektrik ve protokol özelliklerini tanımlamak.
  • [FONT=0)JEDEC[[DÜDÜT:1), yüksek bant genişliği hafıza entegrasyonu için doğrudan FPGA bellek kontrol cihazı ve fiziksel tabaka tasarımları etkileyen, “FDDDDGDRx, HBM, LPDDRx ve HBM” dahil hafıza standartlarını ayarlar.
  • [FONT:0]IEEE 802.3[[[Dönetici: 1 ) Ethernet özelliklerini tanımlar, görev kuvvetleri aktif olarak 800 GbE ve 1.6 TbE standartları üzerinde FPGA MAC ve PCS bloklarının önümüzdeki cihazlarda desteğe ihtiyacı olacak.
  • [FONTcal Internetworking Forum[[DÜT:1] CEI-112G ve CEI-224G gibi yüksek hızlı elektrik ve optik bağlantılar için uygulama anlaşmalarını yayınlar.
  • [FONT:0)UCIe[[DÜDÜT:2)[Üyetim:0) YBMD, Intel, ARM ve TSMC dahil olmak üzere üye şirketlerle bağlantılı standartlaşmalar ve çipler arasındaki bağlantı, bağlantı ve protokol tabakaları çip entegrasyon için tanımlar.
  • [FONT:0) Açık Proje[[Dönetici], veri merkezi hızlandırıcılar için açık donanım tasarımları teşvik eder, FPGA tabanlı kartlar için karşılıklı bağlantılar kurmak ve bulut dağıtımlarında kullanılan ölçekler.

Bu kuruluşlar, FPGA cihazlarının mevcut altyapıya yapıştırılmasını sağlarken, açık yükseltme yolunu korurken. Open FPGA Stack gibi açık kaynak çerçeveleri standart RTL arabirimleri, sürücü yığınları ve yazılım API'leri sağlayarak, zaman pazarlamayı hızlandırır ve yeni FPGA geliştiricilerine giriş için bariyeri azaltır.

FPGAs, Heterojen Sistemlerde Evrensel Köprüler Olarak

Veri merkezleri, donanım değişiklikleri olmadan sınırsız mimarilere doğru hareket ettikçe, bellek ve hız, FPGA'lar kendilerini bir PCIe uç noktası olarak sunmak için, bir CXL bellek genişletici, ağ arayüzü kontrolörü, depolama kontrolörleri, bellek genişleticileri veya daha önce açıklanan standartlar önemlidir.

CXL özellikle FPGA mimarisi için dönüştürücüdür. CPU ve FPGA arasında önbellek paylaşılan hafızayı kullanarak, CXL, veri yapıları FPGA-attached memory'de bulunan ve doğrudan açık bir veri kopyalama olmadan veri kümesi ile erişilebilir hale getirir. Bu yetenek geleneksel I/O sınırının en önemli kaynaklarından birini geleneksel bir hesap makinesine eşit erişim haklarına eşit erişim haklarına sahip bir hesap ünitesine devre dışı bırakmak.

Interconnect Evolution aynı zamanda, CXL veya gelişmiş Ethernet gibi yüksek hızlı kumaşlar ile bağlantı kurabilir, protokol-agnostic transceivers ve yeniden yapılandırılabilir bir mantıkla, gelecek nesil kumaşlara köprüyü, farklı nesiller ve tek bir cihazda birden çok bağlantı standartlarını destekleyebilir.

Persistent Mühendislik Zorlukları ve Onların Davaları

Etkileyici ilerlemeye rağmen, birçok zorluk çözülmemiş. Çok-gigabit transceivers'in gücü önemli; PAM4 modulation ile daha yüksek veri oranlarına hareket etmek, sofistike sürekli zamanlı doğrusal eşitleme, karar geri bildirim eşitleme ve ileri hata düzeltmesi, tüm bunların hepsinin gecikmiş ve mantık yükü. Tipik 112 Gbps transceiver karot birkaç watt tüketebilir ve aynı anda yüksek performanslı bir cihazda çalışan onlarca adet bu tür kaplama ile, termal yönetim aynı zamanda kritik bir tasarım kısıtlaması haline gelir.

Rödüşme tarafında, açıklanmış veri yolları için statik zaman analizi, ancak esnek bir ağ kumaşı arasındaki etkileşimi yönetmek gerekir, bu da kendi kısıtları ve optimizasyon zorluklarına yol açıyor.

112 Gbps'de sinyal bütünlüğü ve daha fazla talep eden yönetim kurulu tasarımı, yüksek kaliteli konektörler ve düşük parlaklık PCB materyalleri. Geleneksel FR-4 substratlar, bu frekanslarda tasarımcılar, Megtron veya Rogers malzemeleri gibi pahalıları kullanmaya zorlar. Kontrollü sistemler için hızlar, hatta bu gelişmiş substratlar yüz sınırlamaları optimize etmek, optik bağlantılara ilgi çekmek, daha uzun vadeli bir çözüm olarak ekstraktlama teknikleri ile birlikte, tümleşik hızlar için sabitleme hızları ve hızlamaları düşünmek için mühendislere zorlayın.

Future Trajectories: Özerk Peta-Scale Fabrics

Önümüzdeki sefere, FPGA interconnects iki birincil eksenler ile gelişecektir: bant yoğunluğu ve istihbarat. Telgrafi tarafında, bu on yıl sonunda cihazı kullanarak, şarj edilen 3D ölüler, karma bağlantı ile yeniden ayarlayarak ve UCIe ve benzeri standartlarda yeniden yapılandırmak için ölçeklendirmek için sabitlenmeyi bekleyebiliriz.In the intelligence side, interconnections will become more independent -self-monitoring for rerouting by correct routing around faulty roads or kanalları, and moveing logic-specific connections.

Standartlaştırma, yazılım yığınına daha derin bir şekilde ulaşacak, FPGA'yı daha geniş bir geliştirici izleyicisine erişilebilir hale getirecek bir yapılandırmaya yönlendirecektir. Açık Programlanabilir altyapı inisiyatifi () FPGA hızlandırıcıları ve veri uçak arabirimleri arkasındaki soyutlama, fiziksel katmanı anlamayanlar için temel bağlantı kurma yeteneği. FPGAs standart bulut aracının bir parçası haline gelir.

FPGA interconnect standartları aynalarının evrimi yarı iletken endüstrinin daha geniş yörüngesini yansıtıyor: fotonik entegrasyon, 3D yığınlama ve AI odaklı adaptasyon gibi radikal yaklaşımlara sahipken, FPGA endüstri, iş yüklerini değiştirmek için gerçek zamanlı olarak adapte olan akıllı kumaşlardan uzak durmaya devam ediyor.