FPGA-Based Digital Down Converters in Modern ADC Signal Processing
Analog-to-Dijital havuzlar (ADCs) sürekli gerçek dünya sinyalleri ve ayrık dijital alan arasındaki köprü olarak hizmet eder.Sorular kablosuz iletişim, radar ve daha yüksek frekanslara doğru iten sinyal, ADC'nin hız vermesinden sonra dijital işlem zinciri.ADC'nin önemli bir öğesidir.DDC'nin dikkate alınması gereken bir sistemdir.[DDC)[DDC)[DDC)[DDC)[DDC)[DDC) DFILEŞTİRMELİĞİ (D)
FPGA-Based Digital Down Converters
Bir FPGA tabanlı DDC, frekans çevirisi, filtreleme ve örnekleme sinyalini geniş bir bantda sayısallaştırılmış bir sinyale indiren bir dijital sinyal işleme alt sistemidir.Influence-based DDC - often at hundreds of megasamples per second - and down-converts a selected frequency group to baseband (veya bir ara frekansı) while the data rate to a manageable level.The FPGA's re configureurable logic Kumaşı alır, DDC to be specific modulation, Channel noises, and performance requirements.In contrast time to basic processing.
DDC'nin Temel Mimarisi
Tipik DDC dört ana aşamadan oluşur: aDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜ
Sayısal olarak Oscillator (NCO) Kontrol Edildi
NCO, kullanıcı tarafından programlanabilir bir frekansta dijital bir sine ve kosine dalgaformu üretir. Genellikle 100 dB'nin aşırılık haritasını kullanarak bir aşama vizitini kullanır. Modern FPGA verilerinin frekans çevirisi için optimize edilmesi gereken NCO çekirdeği ile karıştırılır. çünkü NCO tam ADC hızında çalışır.
⁇ ve Filtreleme
Dijital mixer, ADC veri akışını NCO çıktıları tarafından çokça kullanır, kanal içi müdahale ve gürültüyü bastırmak için kritiktir (I) ve dörtlü filtre genellikle filtrelerini kullanarak filtreli klasörler ile uygulanır.
Decimation
Decimation örnek oranını filtrelemeden sonra silerek azaltır. Her decimasyon aşaması, ⁇ katlamaktan kaçınmak için anti-aliasing filtresi içermelidir.The decimation faktörü ()) Çıktıyı belirler: [DDC], çok aşamalı bir yaklaşım (örneğin, iki kat daha az filtre kullanarak)
FPGAs'ta DDC'leri uygulama avantajları
FPGA tabanlı DDC'ler yüksek performanslı ADC işlemede yaygın hale geldi çünkü eşsiz bir şekilde hız, adaptasyon ve entegrasyon birleştirdiler. Aşağıdaki avantajlar onları birçok kesim için seçim platformu haline getiriyor.
- [FONT:0)Real-Time Paralelizm: [Dönder: FPGA'lar aynı anda birden çok veri akışına ihtiyaç duyan aşamaz-array radarı veya büyük MIMO temel istasyonları için her bir FPGA, çeşitli frekans kanallarını barındırabilir.
- [FONT:0)Reformurability:[Dönetici:0)[Dönetici:0)Reformurability:[Dönetici: 0,0)[Dönetici:0)[Dönetici:0))Yeni dalgaformları desteklemek için alanda yeniden programlanabilir, frekans planları veya filtre özellikleri azaltır. Bu esneklik, iletişim ve radar sistemlerinin yaşam döngüsü maliyetini azaltır ve birden fazla görev hizmet etmek için tek bir donanım platformuna izin verir.
- [[Düzücük Latency:[Dönetici: [DÜDÜDÜDÜDÜDÜDÜDÜDÜ:0) Düşük Latency:[DÜye Olmayanlar: [DÜye Olmayanlar: [DÜye Olmayanlar İçindekiler: LUMHARLAR) Bir FPGA DDC, alt-mikrosaniye geçkisi ile temel bant I/Q verileri, çok fazla yazılım tabanlı uygulamaları aşabilir.
- [FONT:0) Full Signal Zincirinin Kullanımı: DDC, daha büyük bir alıcının bir parçası. FPGAs otomatik kazanç kontrolü (AGC), dijital predistortion (DPD), kanal düzeltme filtreleri ve hatta aynı çiplerdeki kesinti blokları içerir.
- [FONT:0)Deterministic Davranış:[Dönetici:[Dönetici:0))Deterministic Davranış:[Dönetici:[DFLT:1) Çünkü FPGA donanım, iş zamanında sabit bir dijital devredir (programa kadar), DDC operasyonlarının zamanlaması, işlemci tabanlı çözümlerle karşılaşan jitterden tekrarlanabilir ve ücretsiz.
ADC Signal Processing'da Anahtar Uygulamaları
Yüksek hızlı ADC verilerinin ve yüksek işlem yüklerinin birleşimi birkaç alanda FPGA DDC'ler vazgeçilmez hale getirir. Aşağıda en önemli kullanım vakaların bazılarıdır.
Yazılım Savunmalı Radyo (SDR) ve Bilişsel Radyo
SDR sistemleri, yüzlerce megahertz'u genişleten çok sayıda iletişim standardına sahip olmalıdır. Bir FPGA DDC, LTE, 5G NR, Wi-Fi ve hatta askeri dalgaformları destekler. FPGAe dinamik olarak DDC ayar ve filtre ayarlarını güncelleyen 1.5 GHz bant genişliğine adapte edebilir.
Radar ve Elektronik Savaş
Modern radar alıcıları, yüksek anlık genişlikte geniş çaplı bant genişliğine (örneğin, 1 GHz veya daha fazla) değer aralıkları yakalamak için sayısal olarak uyarıları tekrarlamak için DDC'yi farklı chirp oranları veya frekans uçları için arama modelleri tekrar programlama yeteneği, daha düşük bir hızda uygulama yapar, bu da sabitlenebilir alternatifler tarafından işlenebilir.
Radyo Astronomi
Radyo teleskopları antenlerin büyük dizilerine güveniyor, her biri ADC'den eşzamanlı olarak dönüşüm gerektirir. FPGA- temelli DDCs, astronomik kaynakları tespit etmek için sayısallaştırılmış gökyüzü sinyalleri mümkün kılar. Örneğin, Square Kilometer (SKA) korelatörler için temel bant genişliği kullanır (ADC'den 8-12 bit) ve düşük gürültü aşamasına geçiş için FPGA DDC'lerin hızlanması için gereklidir.
Yüksek Enerji Fiziği ve Bilimsel Araçlama
Parçacık dedektörleri ve tanı aletleri, sayısallaştırılmış nabızları temel bantlara karıştırarak ve maça başvurulması gereken hızlı analog pulslar oluşturur.Bir FPGA DDC tek bir yönetim kurulunda sayısallaştırılmış ve işlenmiş bir veri toplama sistemleri oluşturabilir ve cyclotrons veya tıbbi görüntüleme cihazları için sayısallaştırılmış nabulsüz filtreler.
Tasarım Challenges and Thinkations
FPGA DDC'ler birçok fayda sunarken, tasarım güvenilir, yüksek performanslı bir operasyon sağlamak için birkaç faktöre dikkat gerektirir.
Sampling Rate ve Timing Closure
Yüksek hızlı ADCs bugün 10+ GS /s'de çalıştırılabilir. FPGA I/O, bu oranları sık sık yüksek hızlı seri arayüzleri kullanarak (JESD204B/C) DDC'yi daha düşük bir saat içinde çalıştırmaya veya birden fazla paralel şerit kullanmalı.
Filtre Tasarımı ve Kaynak Allocation
Düşük geçiş filtre aşaması, ilk yüksek seviyeli decimasyon aşamaları için CIC filtrelerini kullanarak, uygun filtre siparişi, katsayı hassas ve kesinti yapısı doğrudan performans ve alan için bir CIC filtre kullanmak zorundadır.
Güç Tüketimi
Bir FPGA içinde gigasample oranlarında veri işleme verileri önemli dinamik güç dağılımına yol açabilir. DDC uygulamaları, SNR'nin izin verdiği orta sinyallerin miktarını kabaca azaltır.For batarya destekli veya termal olarak kısıtlanmış sistemler için, tasarımcılar ASIC tabanlı DDC'leri en yüksek verimlilik için dikkate alabilir.
Faz Gürültü ve Spurious Performans
NCO'nun frekansı çözünürlüğü ve saflığı kritiktir. Küçük bir aşama transkript hatası, sistemdeki etkili sayıdaki (ENOB) veya belirli saat kaynaklarını azaltmak için büyük bir aşama sağlar.ADC'nin SNR'den kaçınmak için.
ASIC ve DSP Uygulamaları ile Karşılaştırma
FPGA tabanlı DDCs, sabit işlev ASICs ve genel amaçlı DSP işlemciler arasında orta bir zemin işgal ediyor. ASIC DDCs (bir taneli çip veya çok fazla çipli modüllerde yer alan) özellikle birden çok kanala ihtiyaç duyduğunda, aynı zamanda birden fazla dalgalama tipini desteklemeli veya ağlayıcıyı değiştirmeli sistemler için esneklik sağlar.
Future Trends and Emerging Technologies
FPGA mimarisinin evrimi ve sinyal işleme algoritmaları DDC'lerin yeteneklerini genişletmeye devam ediyor. Birkaç trend bir sonraki FPGA tabanlı DDC sistemlerini şekillendiriyor.
Adaptif Filtreleme için Makine Öğrenmesinin Entegrasyonu
Geleneksel DDC filtreleri sabit katlar var, ancak yeni araştırmalar, sinyal kanallarını korumak için sinir ağları dinamik olarak ayarlıyor. Örneğin, bir sınıflandırıcı ağ, DDC mantığının yanı sıra, alıcıların çok düşük gecikmeli olmasına yardımcı olabilir. FPGA satıcılar şimdi sertleştirilmiş AI motorlarını (örneğin, Xilinx AI Engine) sunuyor.
Yüksek entegrasyon ve Sistem-on-Chip (SoC) FPGAs
Modern FPGAs (DOS / Vilinx'ten Versal ACAP gibi) sadece programlanabilir mantık değil aynı zamanda birden çok hızlı ADCs (JESD204C), çok çekirdekli işlemciler (ARM Cortex-A72) ve özel DSP serisi gibi karmaşık sistemler için özel DDC arayüzünden dijital sinyal işlemeye kadar-kullanıcıya kadar-kullanıcı hız verir - tek bir cihazda uygulanmalıdır.
Enerji-Efficient Architectures
FPGA üreticileri, güç dinamik olarak performansını dinamik olarak etkileyebilecek yeni mantık kumaşları geliştiriyorlar. DDCs için, bu, kullanılmayan kanalları, ölçek gerilimi ve frekansları yükle kapatabilme ve mümkün olan yaklaşık hesaplama tekniklerini kullanma yeteneği anlamına geliyor. Polyfa DDC yapıları da kaynak ve güç tüketimini azaltır.
Geliştirilmiş Tasarım Otomasyonu
Bir DDC'yi çizerek tasarım derin uzmanlık gerektirir. Yeni üst düzey sentez (HLS) araçları, mühendislere C++ veya SystemC'de bir DDC'yi belirtmelerine izin verir ve bu sayede optimize edilmiş donanımlar geliştirir. geleneksel RTL tasarımı hala zamanlama ve kaynaklar üzerinde en iyi kontrol sağlarken, HLS özellikle de filtre bankalar ve NCO'lar için yeterince olgunlaşmıştır.
Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç
FPGA tabanlı dijital alt dönüştürücüler, modern yüksek hızlı ADC sinyal işlemenin temel taşıdır. frekans çeviri, filtreleme ve düşük gecikmeli mühendisler ve araştırmacıların uzun süre boyunca sürekli olarak iletişim kurma yeteneği, radar, araçlama ve ötesindeki temelleri vardır. FPGA teknolojisi daha yüksek entegrasyon, gömülü işlemciler ve AI hızlandırıcıları ile - DDC'nin rolü genişleyecek, giderek daha akıllı ve uyarlanabilir alıcı sistemlerle ilgili olarak.