Deterministic Capture için Core Data Boruunu Mimarlık

Her yüksek hızlı veri logger bir veri yolu ile başlar - bir analog ön uçtan kalıcı depolamaya örnek veren kritik zincir.Bu boru hattının toplamı, protokol yükünü işlemek için rahat bir marjla birlikte, encoding ve patlama trafiği ile başlar.Bir FPGA'yı yeterince yüksek hızlı transceiversiyon ile seçin.X UltraScale+ cihazları doğrudan bağlantı noktası haline getirmek için transcere sahiptir.

Gürültülü bir veri yakalaması için tek bir master saati, düşük seviyeli bir sistem aracılığıyla dağıtılır ve SYSREF sinyali kullanarak faz hızlanmış döngüler (PLL) veya karma mod saat yöneticileri, tüm giriş kanallarının senkronizasyonu için zaman ayırmasını sağlar.For systems that span multiple boards or cha, jESD204B/C provides deterministic latency and senkronizasyon using the SYSREF signal. Designers should the budget time for hours for the hour tree analysis and plan for a separate hourbufferDCx832 to fan out-the-colnness

Doğru FPGA Platformunu seçin: Maliyete Karşı Performans

FPGA seçimi, yaklaşık her alt tasarım parametresine kadar kalibre eder. A orta sınıf Artix-7 veya Cyclone V, 4 kanal için 4, 250 MSPS logger tek bir SSD'ye yazabilir, ancak 5 GSPS'de yüksek enerjili bir deney, HBM bellek ve bol DSP dilimleri ile bir Virtex UltraScale+ veya Stratix 10 talep eder. Anahtar değerlendirme kriteri şunları içerir:

  • gigabit transceivers (GTY, GTH veya F-tile) sayısı ve hızı
  • Blok RAM (BRAM) veya UltraRAM kapasitesi on-çizli tamponlama için
  • Yüksek bant genişliği hafıza (HBM) veya sertleştirilmişRo kontrolörleri
  • PCI Express nesli ve şerit numarası ev sahibi bağlantı için
  • DSP dilim gerçek zamanlı sinyal işleme (filtering, FFTs) gerekliyse
  • Paket büyüklüğü ve I/O pin sayı paralel ADC arabirimleri barındıracak
  • Temizlik ve ağ yığını için sertleştirilmiş işlemci altsystem

XilinxurFLT:0)ZCU104[Dönetici:0) veya IntelULLD:2)Agilex F-Serisi), yüksek çözünürlükte bir yüksek çözünürlükte olan bir Vagon için mükemmel bir başlangıç noktası olabilir, yüksek seviyeli bir cihazla yüksek seviyeli bir sistemli yüksek çözünürlükte bir cihazdan yararlanırken, yüksek çözünürlükte bir otomatik olarak otomatik olarak otomatik olarak şarj edilebilir.

Yüksek Hız ADC ile Interface: JESD204B/C ve LVDS

Ön uç arabirimleri büyük ölçüde çiğ veri oranını ve FPGA bilgisayarlarının karmaşıklığını tanımlar. Modern gigasample-per-ikincin analog-enerji dönüştürücüleri (ADCs) genellikle JESD204B veya JESD204C seri arayüzlerini kullanır ve bağlantı katmanını kullanarak, FPGA transceivers.A single ADC gibi bir araya getirir (CIL) ve ilk şeritler boyunca kanalda 1 FPS'yi sabitleyebilir.

Özel PCB'leri tasarlarken, ADC-to-FPGA izlerinin sinyal bütünlüğü parasaldır. Impedance control, eşit uzunlukta routing ve doğru sonlandırma, çok hızlı dönüştürücü referans tasarımları [DFLT 1) Analog Cihazlarının bilinen iyi bir FMC kartının tamamını Analog cihazlar veya Texas Instruments ile birleştirir, çiftleştirme ayları ile devre dışı bırakabilir ve doğrulanmış bir temel zamanlama sağlar.

Veri oranları şerit başına 10 Gbps'yi aşıyor, kanal kaybı baskın bir endişe haline gelir. Pre-emphasis ve hem de alıcının ayarlanması gerekir. Birçok FPGA transceivers gerçek zamanlı olarak ayarlanan otomatik adaptasyon sunar. Tasarımcılar IBIS-AMI'yi erken çalıştırmalı simülasyonlar, hem de taşıyıcıları doğrulamak için, stublar aracılığıyla, hem de arka düzlem bağlantılarını doğrulamaları sağlar.En kötü durumda olan bir marj analizi, gerilim ve sıcaklık köşeleri, işletim aralığına uygun olan bağlantıların kapatılmasını sağlar.

On-Chip Buffering ve Data Auto Strategies

Raw örnek akışları nadiren depolamaya gider. FPGA ilk olarak verileri belgelemeli - hafıza otobüslerini eşleştiren veya filtreyi ekleyebilmeniz için kanalize edilen özel bir blok; yüksek depolama alanı ile sabitleyen 64 veya 128 numaralı kelimelerle dolu kanal kimlikleri birleştirin.Bu kelimeler daha sonra köprü saat domainlerine doğrultabilir veya filtreli bir şekilde sıkıştırır.

FIFO boyutlandırma kritik bir ayar parametredir. Çok küçük ve patlama sırasındaki aşırı akışlar yazar; çok büyük ve FPGA, veri toplamadan önce düşük çözünürlükte yer alan sabit diskleri içeren bir diğer tekniktir.Bir çok yüksek oran (multi-GSPS) için, her kanalda ikinci seviye tamponlama, harici QDR-II veya RLDRAM SRAM, veri boru hatlarına giriş yapmadan önce, ana DRAM havuzuna girer.

Memory Architecture: From Prat4 to HBM

İyi tasarlanmış bir bellek alt sistemi, sürekli performansın linchpinidir. Çoğu loggers bir veya daha dışsal bir tampon inşa etmek için bir veya daha dışsal bir tampon oluşturuyor. 64-bit Prat4-3200 arayüzü, rastgele erişim kalıplarının üzerinden yaklaşık 25.6 GB /s ofband, birden fazla gigasample-per-saniye akışlarını işlemek için yeterlidir. FPGA'nın bellek kontrol cihazı – daha yüksek çözünürlükte 5,5 $ 'lık bir sonraki sürümde optimize edilmiş durumda.

Kompakt form faktöründe aşırı bant genişliği talep eden uygulamalar için, yüksek bant genişliği hafıza (HBM) FPGA paketine entegre edilmiş ve birkaç yüz GB / erişim sağlar. HBM2e doğrudan 800 GB / FPGA'da önemli bir ısı sunar, ancak Xilinx Versal HBM serisi ve Intel'in Stratix 10 MX'un aslı örneklerini tükettirir.

Power-Constrained Portable Loggers için LPDDR4 kullanmak

Batarya-işlet veya taşınabilir veri loggerları için LPDDR4 standart bir GPU4 için zorlayıcı bir alternatif sağlar.Soratif telemetri kayıtları gibi uygulamalar için önemli ölçüde daha az güç harcıyor ve el form faktörlerine sığan küçük paketler geliyor.Theband is often lower – around 17 GB /s for a 32-bit LPDDR4-3200 arayüzü - ancak LPDDR4-3200 arabirimleri analizörleri veya alan-deployable telemetri kayıtları gibi uygulamalar için yeterli.

On-Fly Data Azal: DSP ve FPGA Fabric

Çiğ örnekleri her zaman pratik değildir. 16-bit, 10 GSPS ADC ikinci başına 20 GB veri üretiyor - her bir SSD sürekli olarak en fazla FPGA depolamadan önce veri hacmini azaltmak için bir ortak işlemeci olarak hareket edebilir.

  • Dijital alt-konversiyon (DDC) daha düşük örnek oranlarına indirgenerek
  • Hızlı Fourier'i çalıştırın (FFTs) sadece zirveleri ve metadatalarını kaydetmek için
  • LZ4 veya delta kodlama gibi kayıpsız sıkıştırmayı uygulama
  • Bir eşiğine geçiş yapmak için mantığı sadece bir eşiğine sahip olan olayları kaydetmek için teşvik etmek
  • Yaylı Bütünleştirme (CIC) bant genişliği azaltımı için filtreleme

Yüksek seviyeli sentez (HLS) araçları, mühendislere C++'daki bu algoritmaları hızlı bir şekilde prototipleyebilmelerini sağlar ve sonra tasarım döngüsünü hızlandırır. Örneğin, Xilinx'in Vitis HLS, her blokta kaydedilen gecikme hattını, AXI4-Stream altyapısıyla sorunsuz bir şekilde bütünleştirebilmelerini sağlar. Birden fazla işleme aşaması uygularken, boru hattını ve geri basınç işleme işlemlerini hızlandırmalıdır.

LZ4 gibi kayıp sıkıştırma algoritmaları özellikle düşük seviyeli veri akışları için yararlıdır, örneğin yavaş değişen sensör okumaları gibi. FPGA, tüm sözlük tabanlı yöntemlerin karmaşıklığı olmadan farklı sıkıştırma oranlarına sahip olabilir.

Storage Interface: NVMe, Network ve Gelişen Seçenekler

Son aşama, DRAM'dan kalıcı depolama için veri hareket eder. PCI Express, FPGA'yı doğrudan NVMe sağlam devlet sürücülerine bağlayan en yaygın yedek parçadır. Modern FPGA'ya, bir Retimer veya switch ile arayüze sahip ve U.2 veya M.2 SSD'lerin bir havuzunu, FPGA'da doğrudan şarj edilebilir bir yazılım katmanını kullanır.

Alternatif olarak, 10, 25, veya 100 Gigabit Ethernet, tam bir işletim sistemi yükünü atlatmak için ölçeklenebilir ağ tabanlı bir ağ geçidi sağlar. merkez sunucu veya bulut havuzu. hafif TCP/IP offload motorları (TOEs) veya UDP tabanlı protokolleri RoCEv2 gibi genellikle HDL'de tam bir işletim sistemi kullanılarak yapılır.

Düşük gecikmeli yüksek devreli sistemler için, gelişmekte olan Compute Express Link (CXL) önbellekli bellek paylaşımını FPGA ve ev sahibi CPU ile, veri analizi için yazılım yığınını basitleştirmek için (Type 3), daha uzun süre boyunca paylaşılan tampon havuzlar olarak kullanılabilir.

Firmaware Development Methodology: HDL, HLS ve Verification

Yüksek hızlı bir giriş için FPGA sistemi genellikle el-crafted Datalog/VHDL'nin veri yolu ve HLS'nin işleme blokları için bir karışımıdır.A well-partition design uses standard AXI4 interconnects to join modülleri, lettings to the deployment, enabling replica and independent hour domains.The major components -ADC arayüzü, zamantamp jeneratörü, paketleyici, bellek kontrolörü, DMA motoru ve depolama bloğu - ayrı IP çekirdeği olarak gelişmiştir ve entegrasyondan önce izolasyonda doğrulanmış bir yaklaşım benimsenir.

Doğrulama, geliştirme programının büyük kısmını tüketmektedir. Bir tabakalı testbench yaklaşımı önerilir: köşe vakaları için ünite düzeyinde yönlendirilmiş testler, limit koşulları ve baskı hataları için erkenden, FPGA-in-loop testi, Gerçek ADCs ve depolama cihazları ile ilgili olarak, AeroaSim veya Vivado Simulator gibi araçlar otomatik olarak UVM (Universal Verification Methodology), yarış koşullarını ve gerici hataları erkenden önce başarısız olur.

Aletleme, uygun olmayan değildir. Her modül, canlıların veya aşırı akış koşullarını sorgulayan satıcılar aracılığıyla yakalanabilen durumu ve debug sinyalleri açığa çıkarmalıdır.In runtime, these probes can monitor FIFO fills, link statüsü ve hata sayacı, fikreleri veya aşırı akış koşullarını sorgulayabilir. Bu kayıtları etkileyen bir yönetim UART veya Ethernet arayüzü.

Saat Dağıtımı ve Çok-Channel senkronizasyon

Her ADC ve ilişkili FPGA transcetrebünün düşük jitter ile dağıtılması gerekir (SYSREF for JESD204) için tipik bir program, FPGA'nın tüm bağlantıları bir saat ve ilişkili FPGA transce ile ayarlamasına izin verir.

JESD204'yi kullanamayan sistemler için, dış kaynaklı sinyalleri ve zamanlayıcıları FPGA mantığı içindeki karşıtlığı alt-nanosansı sırasını elde edebilir. FPGA'nın küresel saat ağı zaman ihlallerini önlemek için dikkatli bir şekilde yollanmalıdır ve I/O gecikme primleri (IODE) kullanımı, aksi takdirde bir araya gelen saat kaynağının sabit bir şekilde sabitlenmesini sağlar.

Power Delivery, Termal Tasarım ve Fiziksel Layoutout

Yüksek hızlı FPGA ve ADCs önemli bir güç çekiyor, genellikle 30-80 W FPGA'nın tek başına şarj edilebilmesi için verimli güç tedarik tasarımı ve dikkat çekme işlemi, transceiversite işlemine yol açan yüklerin (VCCAUX) ve her bir demiryolunun belirtilen bir süre içinde teslim edilmesi gerekir. Örneğin, hedefli yük devretme karşı çıkan hız (VINT) genellikle yardımcı bir gerilim (VCCAUX), ve her bir demiryolunun belirtilen bir süre içinde çözülmesi gerekir.

Termal yönetim eşit derecede zor. Pasif ısısinks 25 W tasarım için yeterli olabilir, ancak yüksek performanslı loggerlar sık sık sık zorunlu hava soğutması veya hatta HBM hafızanın gemide olduğu zaman gürültülü dijital raylar tasarlayın.ADC ön uçları ve sıcaklık sensörlerinin içindeki ısı sensörlerinin aşırı ısıtılması standart uygulamaları gerektirir. Fiziksel düzende fiziksel yerleşimler aynı zamanda gürültülü dijital raylar için hassas analog girişleri tasarlayın.

FPGA gücü pins'in yakınında kapasitör seçimi ve yerleştirme kritiktir. Low-ESR seramik kapasitörler (MLCCs) 0402 veya 0201 paketler, yüksek çözünürlükte, alüminyum veya elektroliz kapasiteliler için mümkün olduğunca yakın olmalıdır.

Gerçek Dünya Uygulamaları: Fizikten Ticarete Geçin

FPGA tabanlı veriler loggerlar, en zorlu ortamlarda ev bulmuşlar. Parçacık fiziği, ATLAS ve CMS deneyleri CERN'de binlerce FPGA kartlarını hızlı dedektörleri okumak ve petabay-bazlı verileri gerçek zamanlı olarak yakalamak için kullanıyor.Uzgun telemetri sistemleri, uçuş parametrelerini kaydetmek ve video beslemelerini başarısızlık olmadan kaydetmek için bağlıdır. Yüksek frekanslı ticaret şirketleri FPGA loggerları donanıma şarjlı protokolle dağıtıyor.

Kablosuz iletişimde, büyük MIMO temel istasyonları, hızlı bir şekilde şarj etmek için FPGA loggerları kullanıyor.Straformal ölçümler gibi tıbbi görüntüleme yöntemleri, ultrason ve MR transducer verilerinin görüntülenmeden önce elde edilmesi için FPGA loggerları kullanıyor.Pynq FPGA kanal testlerinde birden fazla radar cihazını kullanarak kaydetmek için yüksek performanslı bir telefonda kullanıyor.

Bu uygulamalardaki anahtar yaygınlık, geleneksel işlemci tabanlı sistemlerle elde edilemeyen yüksek sadakat yakalama ihtiyacını sağlamaktır. FPGAs bu kullanım vakalarının sıkı zamanlaması gerekliliklerini karşılamak için gerekli paralellik ve düşük değer kontrolü sağlar.

Yeni cihazlar, AI motorlarını ve sertleştirilmiş işlemci alt sistemlerini, programlanabilir mantıkla birlikte barındırıyor. Xilinx Versal ACAPs, dış karıştırıcıları ve ön uç tasarım arasındaki verileri etkin bir şekilde çözmek için ağ-çipleri içerir. Bu entegre çözümler kurulu alanı için idealdir ve uçlu bileşenleri sınıflandırmak için idealdir.

hafıza tarafında, Compute Express Link (CXL) önbellekli bir bağlantı olarak ortaya çıkıyor ve FPGA loggerlarının host işlemcileri ile hafıza paylaşmalarına izin verebilir, Fabrics'in üzerindeki desteği ile gelişmeye devam eder (NVMe-oF) ve hafıza bölgeleri, yeni depolama topolojilerine izin verir.

Son olarak, RISC-V ekosistemi FPGA araç zincirlerinde görünmeye başlıyor, açık kaynaklı akışlarla entegre edilen açık kaynaklı donanım ve açık kaynaklı HDL araçları (örneğin Yosys ve nextpnr) ile entegre edilen güç analiz araçları da geliştiriliyor ve pahalı EDA lisansı olmadan erişilebilir hale geliyor.

Üretim-Ready Designs için en iyi uygulamalar

Başarılı yüksek hızlı logger projeleri, her bir boru hattında en kötü dosya ve tipik bir şekilde kopyalanan bir veri akışı modeliyle başlayın - özel bir yönetim tasarlamaktan önce bilinen ve doğrulanmış bir ADC-FMC kombinasyonu ile başlayın. Instrument the FPGA design with collection or Python scripts toplay at runtime to de livelocks and FIFO overputs.Asla rastgele geçilen bir dizilişim ve doğrulama işlemine erişilebilecektir.

Saat domainleri, sıfır stratejileri ve depolanan verilerin tam formatı dahil olmak üzere mimarlık iyice yeniden yapılandırılabilir, böylece alt sürümler ve kanal hizalamaları. Plan for upgradability: rezerv logic and I/O space for an out-of-band management Channel (like a UART or Ethernet) bu nedenle ana veri yolu olmadan bilgisayar izleme ve sağlık izleme izin verir.Ortalamalar geliştirme sırasında mevcut mantık kaynaklarının% 100'ünü kullanabilir.

Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç

FPGA tabanlı yüksek hızlı veri girişi, donanım mimarisi, sinyal bütünlüğü, bilgisayar mühendisliği ve sistem tek bir disipline entegre etmeye devam ediyor.Sürücüler, saatleri yönetmek, akıllı veri akıllı bir şekilde ve hızlı depolama ile inter-rayın, tasarımcılar dünyanın en hızlı sensörlerine ayak uydurabilecek bir temel sağlayabilirler. FPGA teknolojisi hafızaya girmeye devam ettikçe, AI hızlandırıcıları ve optik bağlantı, basit bir kayıt cihazı ve akıllı, akıllı bir satın alma sistemi arasındaki çizgi her zaman ince hale gelecektir.