Power management, modern dijital sistemlerin temel taşı haline geldi, doğrudan batarya hayatını, termal davranışları ve uzun vadeli güvenilirlikleri ifade etmek için güçlü bir çerçeve sunuyor.Ingzersiz tasarımda, tüm donanım seviyesindeki güç tüketimini kontrol etme yeteneği giderek kritik. VHDL (VHSIC Hardware Description Language) temel teknikleri, gelişmiş stratejileri, tasarım değerlendirmeleri ve uygulama stratejileri, basit bir saat boyunca karmaşık multi-domain gerilim ölçeklendirmek için güçlü bir çerçeve sunuyor.

Modern Dijital Tasarımlarda Güç Yönetimini Anlamak

Dijital devrelerdeki güç tüketimi dinamik güç ve statik güçle geniş bir şekilde sınıflandırılmaktadır. Dinamik güç, şarj ve eğimli yüklerden doğar ve her seferinde bir sinyal geçişleri yönetebilir ve tedarik gerilimi ile güç yönetimi temel alır. Statik güç, sabit güç veya eğim gücü, geçiş olmadan bile tüketilmemektedir.

Tasarımcılar performans, alan ve güç dengelemek zorundadır. Güç yönetimi teknikleri, düşük hareketlilik dönemlerinde dinamik gücü azaltmak ve statik gücü azaltmak ve düşük seviyeli hücreleri kullanarak statik gücü azaltmak için dikkatli bir şekilde orkestraya tabi tutulmalıdır.Bu teknikler, tasarımcılara bu kontrol politikalarına doğrudan donanım açıklamasına izin verir, erken simülasyon, sentez ve doğrulama ve doğrulama hücreleri kullanarak.

VHDL, Güç Yönetimi için Bir Araç Olarak

VHDL, kontrol mantığı, devlet makineleri ve veri yolları için yüksek bir soyutlama seviyesi sunar. Bu soyutlama özellikle güç yönetimi için yararlıdır, çünkü tasarıma dayalı davranışları tanımlamaya yardımcı olur - düşük güç modlarına girmek gibi - kesintilere maruz kalmak, ya da ölçeklendirme gerilimi uyanmak - kapı seviyesindeki ayrıntılara bogged olun.

Anahtar VHDL, güç yönetimi için inşa edilen sinyal atamaları, süreç ifadeleri, sonlu devlet makineleri ve bileşen anındakiasyon. Örneğin, düşük güç IP bloklarının geliştirilmesini hızlandıracak bir işlemle sinyal oluşturulabilir veya bir güç gating kontrolörü, güç anahtarlarını ve izolasyon hücreleri olarak uygulanabilir.

VHDL'deki güç yönetimi özelliklerinin simülasyonu, uyandırma dizilerinin doğrulamasına ve glitch-free saat gating'ı ve doğru gerilim ölçeklendirme geçişlerine izin verir.Bu, üretim silikonunda felaket başarısızlıklara neden olabilecek böceklerin riskini azaltır.

Core Techniques VHDL ile Uygulandı

Saat Gating

[FONT:0]Clock gating en yaygın kullanılan güç azaltımı tekniklerinden biridir.Geçmiş verilere ihtiyaç duyulduğunda, gereksiz geçiş aktivitesini ortadan kaldırmak için saat boyunca gating genellikle bir saat etkinleştirilir (CE) sinyali kullanılarak yapılır. CE sinyali, saat boyunca bir kayıt veya modüle yol açan bir devlet makinesi tarafından oluşturulur. Örneğin, bir sayacı tutan bir kayıt tutmaz.

Klasik VHDL yaklaşımı, bir saat içinde bir açıklama yapmak için geçerlidir: 03.D.T:0) Synthesis araçları otomatik olarak bir saat gating hücre (a latch ve AND kapı) bu tür koddan elde etmek için olasılık, yüksek çözünürlükte sabit bir şekilde hıza sahip olabilir.

Saat gating, aktivite faktörüne bağlı olarak, tipik tasarımlarda% 20 ila% 50 oranında dinamik gücü azaltabilir. Özellikle birçok kayıt uzun ömürlü değerler tutar. VHDL'nin bu tür bir mantık koncisely ifade etme yeteneği, hem FPGA'lerde hem de ASIC'lerde saat gating uygulamak için seçim dili yapar.

Güç Gating

[FONT:0) Güç gating[DÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜSÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜ

VHDL'deki bir güç kontrol cihazı genellikle sabit, uyku ve uyanmak için devletlerle sonlu bir devlet makinesi içerir.Samping sırasında ilk kez, kamera rampaları kapatılır, sonra saat boyunca kontrol edilebilir bir şekilde tekrarlanır ve sonunda blok özgeçmişleri işlemine izin verir. VHDL, bu dizilerin modellenmesini sağlar, sonra da test sırasında ifadeler açar, ancak sentezler için tam olarak ayarlanmalıdır.

Güç gating, statik gücü büyüklükteki siparişlerle azaltabilir, ancak anahtarlar ve izolasyon hücreler için alan ekini tanıtabilir ve zemin planlayıcısında karmaşıklığı arttırır. VHDL, tasarım alanlarını ve kontrol protokollerini parametrelendirmeye olanak sağlar.

Dinamik gerilim ve Frekans Scaling (DVFS)

DVFS, iş yüküne dayanan işletim gerilimi ve saat frekansı ayarlar. Altlama gerilimi hem dinamik hem de statik güç kuatically azaltırken, frekansın dinamik gücü doğrusal olarak azaltır. VHDL, DVFS kontrolü, performans karşı veya dış taleplere dayanan bir devlet makinesi olarak uygulanabilir ve sonra bir gerilim düzenleyicisi (I2C gibi bir seri arayüzü ile) ve bir PLL veya saat bölmek gibi.

Örneğin, bir VHDL modülü, bir işlemcinin mantığın düşük gecikmeli gecikmeler olduğunu tespit edebilir ve VHDL simülasyonunu 0.8V ve yarı yarıya indirmeyi sağlar.Yeni bir görev alırken, DVFS’nin modellemesini gerektirir; bu genellikle VHDL simülasyonundan ziyade statik zamanlama araçları ile yapılır, ancak kontrol mantığının kendisi VHDL simülasyonu tamamen doğrulanır.

VHDL'nin güçlü tipleme ve enumerasyon türleri, gerilim / frekans çiftlerini tanımlamak için iyi bir şekilde uygundur (örneğin, tip dvfs state is (HIGH PERF, MEDIUM, LOW POWER) ve geçiş koşulları.

Multi-Voltage Domains and Level Shifters

Bir tasarım birden fazla gerilim domaini (örneğin, 1.0V çekirdeği ve 1.8V I/O), alanlar arasındaki sinyallerin geçişleri ve güçlendiricileri yanlış anlamalarını önlemek için seviye değiştiricileri geçmelidir. VHDL, tasarımcılara anlık seviye değişimi bileşenleri açık bir şekilde açıklamalarını ve sabitleri kullanarak güç alanını en iyi şekilde tanımlamalarını sağlar. Synthesis araçları o zaman izolasyon hücreleri ile geçiş yapar ve güçlendiricileri optimize edebilir.

ASIC tasarımları için, VHDL güç alanlarını tanımlamak ve hangi alana ait olan bir nota etmek için kullanılabilir. Bu bilgi, güç halkalarının ve anahtarların yaratılmasına rehberlik etmek için yer alan ve rotalı bir araçla geçer. FPGA'lerde, multi-amir alanlar genellikle farklı bankalara veya VCC raylarına göre haritalanır ve VHDL kısıtlamalarına kaydedilir (örneğin sentez nitelikleri kullanarak)

Gelişmiş Güç Yönetimi Stratejileri

Devlet Yeniden Çekilir ve Uyanık Mantık

Bir blok güçlenince, iç durumu özel bir devlet tarafından silinir veya bir kayıttan önce bir uyarıya sahip olan özel bir varlık kullanarak, uyku sırasındaki Flip-flop içeriği korumak için ikincil bir tedarike sahiptir. VHDL bu tür kayıtları bir saklama özelliğiyle modelleyebilir veya bir tutma girişi içeren özel bir varlık kullanarak kaybolur.

Yeniden kayıtlar alanı artırıyor ancak dramatik bir şekilde uyanma süresini azaltır çünkü blok hafızadan geri yüklemeden ayrıldığı yerde yeniden başlayabilir. VHDL testbenches, saklama pin ve veri bütünlüğü doğrulama ile saklama döngülerini simüle edebilir.

Adaptif bir gerilim (AVS)

AVS, ADC arayüzü (örneğin, bir frekans sensörüne dayanan) ve bir PID komplikelisi kullanarak işlem hızını ölçmek için bir ring osilatör kullanıyor. VHDL, bir ADC arayüzü (örneğin, a) ile dijital kontrol döngüsü uygulayabilir.

AVS, en kötü durumdaki gerilime kıyasla% 10-30 tasarruf edebilir. VHDL'nin arithmetic operasyonları ve sayısal std kütüphanesi kontrol algoritmasını uygulamak için basit hale getirir.

TasarımDüşündürmeler ve Zorluklar

VHDL'deki güç yönetimi, özellikle mod geçişleri sırasında zaman sınırlamaları dikkatli bir şekilde dikkate alır. Saat gating, sinyal ve saat kenarı arasındaki bir kurulum / ilişki tanıtılır, bu da aksaklıklar önlemek için karşılanmalıdır. Power gating, kesin zamanlaması ile izolasyon gerektirir, genellikle UPF'de tanımlanır (Unified Power Format) veya CPF (Common Power Format) ve statik zamanlama analizi ile doğrulanır.

Signal bütünlük başka bir endişedir: saatler kapalıyken, aniden dur ve başlayın güç verimsiz gürültüye neden olabilir. VHDL simülasyonu yalnızca analog etkiler yakalayabilir, bu yüzden karışık imzalı simülasyon veya posta analizi önerilir. ek olarak, kontrol mantığının kendisi güç tüketiyor; bu üstteki net fayda sağlamak için tasarruflara karşı tartılmalıdır.

sentez için tasarımcılar VHDL'yi yanlışlıkla şarj veya şarj edici döngüleri güç kontrol yollarında optimize etmekten kaçınmalıdır. senkronizasyon için tasarımcılar, Xilinx Vivado veya Synopsys Design Compiler gibi araçlar otomatik olarak VHDL sinyallerine dayanan düşük güç sentez seçenekleri sunar.

Güç Yönetiminin Doğrulaması ve Simülasyonu Özellikler

Güç yönetimine ilişkin bir şey zor çünkü birçok güç devleti içeriyor, asynchronous uyandırma-up olaylarına ve sistemin geri kalanıyla etkileşimler. VHDL testbenches güç domain davranışını toggling supply voltajıs (real veya sanal) kullanarak sinyalleri kullanarak modellemek ve gerilim rampalarını tanıtmak için. Assertion-based doğrulama, bu izolasyon hücrelerinin güçten önce doğru durumda olduğunu kontrol edebilir.

Güç tahmin araçları VHDLs simülasyon aktivite dosyalarını (VCD, SAIF) dinamik güç hesaplamak için okuyabilirsiniz. Her teknoloji hücresi için sızıntı masaları geçiş olasılıklarıyla birleştirilir. VHDL kullanarak bu simülasyonları kullanmak, alan ve güç arasındaki ticaretten sağlandığından emin olmak için.

Gerçek Dünya Uygulamaları

VHDL tabanlı güç yönetimi mobil SoCs, IoT mikrokontroller, ağ ASICs ve otomotiv radar modülleri. Örneğin, 28nm CMOS'ta düşük güç işlemcisi, VHDL'yi birden fazla uyku modunu uygulamak için kullanıyor: bir ışık saati gating, sadece küçük bir her zaman alan alanla derin bir uyku, ve tamamen şarj edilen bir kapatma modu.

FPGA tasarımlarında, yazılım tanımlı radyolarda veya bazband işlemede bulunanlar gibi, VHDL güç yönetimi kanal yüklemesine dayanan saat frekanslarını zorlayabilir, ısı dağılımını büyük ölçüde azaltır. Havacılık ve savunma tasarımları da zor güvenilirlik ve termal bütçelerle tanışmak için VHDL'ye güvenir.

Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç

VHDL, FPGA ve ASIC tasarımlarında güç yönetimi uygulamak için hayati bir dil olarak kalır.Profing mantık, devlet makineleri ve arayüzleri yüksek düzeyde, sentez yeteneği ile birleştirin, enerji yönetimi için ideal kılar, DVFS ve diğer teknikler. VHDL'nin gücü yüksek teknoloji için sağlam bir temele sahip tasarımcılar.

Güç yönetimi kavramları hakkında daha fazla okuma için Wikipedia makalelerini [FONT:0) saat boyunca ) Güçlendirici) ve [[Dönderlik[Dönderlik[Dönetici)[Döneticileri için, Xilinx]