Gelişmiş Radar Signal Processing için Fpga Sistemleri Tasarımı

Modern Radar Signal Processing için FPGA Mimarileri

Modern radar sistemleri, sürekli genişleyen bir meydan okuma setleriyle karşı karşıya kalır: Daha uzun menzillerde daha küçük hedefler tespit etmeli, yoğun elektromanyetik ortamlarda güvenilir bir şekilde çalışmalıdır ve yeni tehditlere hızla adapte edilmelidir. Analog ön uç sayısal devreler ile birlikte mikrosaniye-düzeltme işaretleri ile birlikte, gerçek zamanlı dijital sinyal işleme zincirinden ortaya çıkmaktadır.

Core Radar Processing Algorithms on FPGAs

Radar işleme zinciri iyi tanımlanmış, hesaplamalı yoğun aşamalar dizisidir. Bu verimli şekilde uygulamak, her algoritma haritalarının DSP dilimleri, blok RAM ve routing kumaşı gibi FPGA kaynaklarına nasıl açık bir anlayış gerektirir.

Hızlı Fourier Dönüşüm (FFT) Borular

Multi-Doppler işleme, zaman alan örneklerini hedef algılama için frekans-bölge verilerine dönüştürmek için FFT'lere dayanıyor. FPGAs, FFT'leri kanalize kullanarak, bir karmaşık örneği saat döngüsüne göre kabul eden kaynak kullanımı ve maksimum saat frekansına göre değiştirir.Dönemli bir şekilde, DSP kullanım süresini daha karmaşık bir şekilde azaltır.For multiple-check-roadways için.

Pulse Essay ve Eşleştirilmiş Filtreleme

Pulse sıkıştırma, aşırı zirveye geçmeksizin aralık çözünürlüğü geliştirir. Alıcı, gönderilen dalgalamanın depolanmış bir kopyasının depolandığı zaman (LFM) chirp veya polifakker koduyla birlikte, iki FIR filtreyi kullanarak, çok basit bir korelasyona göre yapılır.

Doppler Filtre Bankaları ve Hedef Indikasyon

Sabit bir paketten ayrı hareket hedefleri ile hareket eden hedef işaret (MTI) ve Doppler işleme ayrı hareket hedefleri istasyondan ayrı ayrı ayrı ayrı ayrı ayrı ayrı bir şekilde işlem yapılır. FPGAs, bir koherent işleme aralığının yavaş zamanlı boyutu boyunca (HBM) iki satırda tekrarlama işlemine ihtiyaç duyar.

Sürekli Sahte Alarm Oranı (CFAR) Tespit

CFAR algoritmaları, bir algılama eşiği kurmak için yerel gürültü zeminini tahmin eder, sabit bir yanlış alarm oranını korur. Hücre-Averaging CFAR (CA-CFAR) referans hücrelerinin sürüklenme pencerelerinde, dışlayıcı olmayan bir çalışma haritaları, bir kaynak-çakalıcı veya garip bir şekilde, optik veya çok sayıdaki bilgisayar destekli bir şekilde çalıştırılabilir.

Fazd Dizileri için Dijital Kirlenme

Dijital dönüşüm (DBF) her element kanalına karmaşık ağırlık vektörleri uygular ve sonuçları birden fazla kirişle aynı giriş verilerini tekrarlamak için toplar.Inx devices yerel olarak, 48-bit cumulator ile 27x18 multiplikasyonu uygulamalı, iki blok kullanarak basitleştirilmiş bir şekilde karmaşık bir şekilde tekrarlamalıdır.

Yüksek performanslı Sistemler için Mimari Optimizasyon

Sürekli, durgun olmayan bir veripathini giga-sample-per-saniye oranlarında korumak, hafıza hiyerarşisi ve hassaslığa dikkat gerektirir.

Borulining ve Data Flow

Bir saat döngüsü başlatma aralığı yüksek kodlu radar blokları için birincil hedeftir. Bu, her döngüyü kayıt altına almak ve JESD204B alıcı arayüzü ile entegre etmek için kombinasyonel yollar gerektirir.

Paralellik ve Vector Processing

Geniş bant radar sistemleri genellikle tek bir çekirdek içinde vektör işlemeyi ayırıyor, veri toplama işlemini birden fazla kanalda genişletiyor.D) Modern FPGA'larda yapılan her işlem birden çok paralellik birden fazla işleme çekirdeğini destekliyor.Basit paralellik tek bir döngüde blokajlar ve FIR filtrelerinin maliyeti daha yüksek bir şekilde kontrol edilmesi gerekir.

Memory Architectures: HBM, Prat ve UltraRAM

Ekran ve kapalı bellek genişliği arasındaki ayrım genellikle bir sistem şişeneck yaratır.Ro4 ve LPDDR5 arabirimleri, ikinci, doğrudan bantlı sistemlerde işlem yapan radar sistemleri bu kapasiteyi satabilir. Yüksek Band genişliği Memory (HBM) FPGA paketinde entegre edilmiş bir sistemdir (örneğin, Versal HBM veya Çevik M-sebit) sürekli olarak kullanılan bir bellekteki tümleme noktalarının ikinci sıralarında terabaylar sunar.

Sabit-Point Precision Trade-offs

FPGAs sabit nokta ile öne çıkan arithmetic ile öne çıkıyor, bu da FFT aşamalarından daha az mantık kaynakları yüzen noktaya kadar tüketiyor. Tasarımcı, sinyal açma ve koruma oranını önlemeye izin vermek için uzun kelimeler seçmelidir. Tipik bir zincir 16 bit veya 18 bit ADC verileri ile başlar, o zaman üst düzey bir geçişin önlenmesi için kelimeyi uzun süreler büyür.Clocker-Point Designer, tüm zincirini RTL'ye kadar ölçümlemeye izin verir.

Donanım-Software Co-Design Methodologys

Modern FPGA radar sistemleri giderek heterojen, sert işlemci çekirdeği (Arm Cortex-R veya Cortex-A) programlanabilir mantıkla sistemle bütünleştirerek sistemle doğru bir şekilde ele geçirilir.

Algoritma Keşfeder için Yüksek Lisans Synthesis

Yüksek seviyeli sentez (HLS) Xilinx (Vitis HLS) ve Intel (HLS Compiler) tasarımcıların C++ veya SystemC'deki algoritmaları tanımlamalarına ve onları standart olarak kullanarak, RTL'yi kullanarak sentezleme araçları, özellikle de bilgisayar eşiği ve çoklu eksenli fonksiyonlar için yoğun olarak azaltıcı ve doğrulanmış RTL'nin şifreli performansı için entegre edilmesi gerekir.

IP Core integration and Standards

Hiçbir radar sistemi tamamen sıfırdan inşa edilmez. Tüm veri blokları için standartlaştırılmış IP çekirdeği, FFTs, FIR filtreler ve Doğrudan Dijital Synthesizler (DDS) sistemi temel oluşturur. Tüm veri blokları için standartlaştırılmış bir IP arayüzü, eklentileri ve yapılandırma yönetimi arasındaki uyumluluk için temelleri sağlar.

Doğrulama: Simülasyon, Emulation ve Hardware-in-the-Loop

Bir radar sisteminin belirlenmesi, FPGA prototyping panjurları kullanarak, tasarıma yakın gerçek RF ön uçlarla hizmet eder. RTL kosimülasyon araçları bu modellere karşı donanım uygulama döngüsü-by- döngüsüni karşılaştırır. Emulation platformları, FPGA prototyping panoları kullanarak, ADC örnekleme hızlarında ve arayüzde gerçek RF ön uçları ile tam zincirleme yapar.

Yüksek Hız Data Converternın Entegrasyonu

Analog ve dijital alan arasındaki sınır genellikle radar sisteminin en zorlu parçasıdır. Direkt RF mimarisi L-band, S-band veya C-band frekansları ile, 15 Gbps veya daha yüksek olan cihazlarla bağlantı kurmak için yüksek hızda ADC'ler ve DAC'ler birleştirmektedir.

FPGA Radar Tasarım Tasarımda En İyi Uygulamalar ve Ortak Pitfalls

Radar için tasarım, görev başarısına karşı uzlaşabilecek ince başarısızlıklardan kaçınmak için disiplinli mühendislik uygulamaları gerektirir.

• [FONT:0)Over-constraining zamanlaması[Dönetici:0) Yüksek fanout netleri üzerinde baskılar güç ve kesintiye uğramak için yanlış-path ve çok yönlü yol kısıtlamaları kullanın. tek yönlü tamamlama mantığı için yanlış kodlar kullanın.
• [FONT:0)Reset domain geçişi.[[Döneticileri): Birden fazla saat alan senkronize resetler oluşturmak için metastability. Standard two-flop senkroniz ve özel donanım reset netleri bu hataları önler.
• [FONT:0)Premature kaynak optimizasyonu.[[Dönetici:0) Bölgede yoğunlaşmaya odaklanma çok erken, temiz bir kod tabanını korumak için sentez araçları kılavuz optimizasyonuna yol açıyor.
• [FONT:0] Yeterli köşeli doğrulama[Döneticiler, örnekler ve saat aksaklıkları boş kanallar kanallarını satabilir. Assertion-based doğrulama ve rastgele test vektörü bu kenar davalarını dağıtımdan önce ortaya çıkarır.
• [FONT:0] ⁇ ve güç ayrımı.[DÜDÜT:1] Bütünleşik dönüştürücüler kesin güç ayrımı ve kalibrasyon gerektirir. RFSoC cihazları için referans tasarımları ve üretici kılavuzları ince analog hataları önlemek için kesinlikle takip edilmelidir.
• [FONT:0]Floorplanning ihmali.[DÜT:1] Zavallı yerleştirme gecikmeleri ve gücü arttırır. Grup ilgili işlem blokları aynı saat bölgesinde ve yerleştirmeye rehberlik etmek için fiziksel kısıtlamalar kullanır.

Future: RFSoC, AI Engines ve Chiplet Entegrasyonu

Bu, FPGA, işlemci ve dönüştürücü arasındaki sınır, Chips'in tek bir cihazda tam olarak entegre edilmiş bilişsel radar sistemlerinin bulanıklaştırılmasına olanak sağlar.The RFSoC family integrate high-301 ADCs and DACs directly into the FPGA die, vidiciops of AI account.This monolithic approach reduce board area, power, and complex while improve the probe-Xilinx

Özelleştirilmiş Radar Domainleri: MIMO ve Pasif Sistemler

FPGA'ların esnekliği, geleneksel mimarilere meydan okuyan yeni radar yöntemleri için onları önemli hale getiriyor.

Otomotiv MIMO Radar İşleme

Gelişmiş sürücü yardımı sistemleri (ADAS), birden çok kez birden fazla bağlantı ile 77 GHz FMCW radarını kullanıyor. Birden fazla düzeltme işlemi yapmak için oluşturulan sanal diziler, hızlı chirp işleme, 2D FFTT:0Intel FPGA[DDW) için yürütülen hız testi ve yüksek çözünürlükte, yüksek çözünürlükte bulunan sanal makineli motorlar için optimize etmek için, bu yüksek çözünürlükte ve kalibrasyonu gerektirir.

Pasif Radar ve Signals Intelligence

Pasif radar sistemleri yayın sinyalleri (FM, DVB-T, 5G) hedef algılama için, FPGA kaynaklarına mükemmel bir şekilde uydurulmuş olan büyük FFT boru hatları ve karmaşık çoklu sistemler arasındaki korelasyonlar arasındaki ilişki. Aynı platform sinyalleri istihbarat (SIGINT) uygulamaları için yeniden yapılandırılabilir (SIGINT) uygulamalar, geniş bant kanallarını algılama ve kesintiler için kanalize etmek için kanalize etmek ve kesintiye uğratabilir.

Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç

FPGA'lar kendilerini gelişmiş radar sinyal işleme için merkezi işlem elemanı olarak sıkı bir şekilde kurdular. Doğal paralellik, düşük deterministik geçncy ve yeniden yapılandırılabilirlik, mühendislere karmaşık, yarışmak için daha geniş bir dizi sistemleri tespit etmek için daha küçük hedefler oluşturmaya izin veriyor, yüksek seviyeli elektromanyetik ortamlar. Yüksek seviyeli sentez, sağlam IP ekosistemleri ve donanım-in-oparlama doğrulamaları bu güçlü sistemleri daha erişilebilir hale getiriyor.