Kontrol sistemlerinin istikrarı, endüstriyel robotlardan gelen her şeyin güvenli ve verimli bir şekilde işletilmesi temeldir. Bu istikrarı eleştirel etkileyen iki interlamental parametre kontrol oranı ve hesaplama gecikmesi. Sık sık sık ayrı olarak kabul edilirken, kombine etkisi iyi bir yanıt ve felaket osiyonasyon arasındaki farkı yaratabilir.Bu, gerçek zamanlı kontrol sistemleri tasarlamak için pratik rehberlik sunmak için sistem istikrarını nasıl örnekleme ve geciktirme sağlar.

Dijital Kontrolde Örnek Oranının Temelleri

Herhangi bir dijital kontrol sisteminde, kontrol cihazı sensör ölçümlerini okur ve kontrol işlemine bir komut yazdırır.Bu güncelleştirmelerin frekansı [[0) Örnek oranı[Döneticiler 1,0) veya genellikle Hertz'de (Hz) veya örnek zaman olarak ifade edilir.[D:2).T)[Döneticiler[tr|e kadar)[tr|ekent)[tr|eçekler)[tr|ekonuşturucun değişken süreçteki değişikliklere tepki gösterebileceğini belirtir.

Nyquist-Shannon Sampling Theorem

Örnek oranın temel bir kısıtlama, sinyaldeki en yüksek frekans bileşeninden gelir: 0,2.Sistemin kapalı bant genişliğinden iki kat daha yüksek olması gerekir.Bu eşiğin altından aşağıya doğru bir şekilde yeniden inşa etmek için, yüksek frekanslı sinyalleri maskülen frekansın sinyalinin en az iki katı kadar olması gerekir. Kontrol sistemlerinde, bu, örneğin, sistemdeki hızların kapalı anahtar genişliğine 10 ila 20 kat daha yüksek bant genişliğine yol açıyor.

Daha derin bir şekilde Nyquist kriterine atfedin, Wikipedia makalesinin Nyquist-Shannon örnekleme teoremi[DÜT:1).

C ⁇ Gecikme: Kaynaklar ve ölçüm

C ⁇ gecikmesi, genellikle giriş- ⁇ geçncy veya ölü zaman olarak adlandırılır, bir sensör ölçümünün uygulanmasına kadar örneklendirildiği zaman zaman.Bu gecikme birden fazla kaynaktan ortaya çıkar:

  • [FOC dönüştürmesi için zaman içinde))))))Yousor satın alma ve dönüşüm gecikmesi:).
  • [FONT:0) Geçme geç kalmış:[Dönetici:[Dönder:) otobüsler üzerinde gecikmeler (CAN, Ethernet, SPI) veya kablosuz bağlantılar.
  • [FONT:0)Processor hesaplama zamanı: Kontrol algoritmaları, filtreleme ve mantık için zaman.
  • [FONT=0)Output Dönüşüm gecikmesi: [DDDD-analog (DAC) zaman veya eylemci sürücü gecikmeleri.

C ⁇ gecikmesi genellikle örnek dönemin bir kısmı olarak ifade edilir:0)T)[Döneticileri[Döneticileri)[Dön zamanlı uygulamalarda, toplam gecikme bir örnek dönemi olduğu varsayılır (veya daha az), ancak pratikte işlemci yükü, kesme, dağıtma ve jitter ile değişebilir.

Faz Margin

Gecikme sinyalinin frekansına orantılı bir aşama getirir. Basit bir süre gecikmesi için:0) ⁇ ), bu ek aşama frekansına göre fazı azalır, [DÜDÜDÜDÜ:3) [[Üye Olmayanlar İçindekiler[DÜye Olmayanlar İçindekiler) = [DÜye Olmayanlar İçindekiler)

Örnek Oranının Interplay ve Stability on Stability

Örnek oranı ve hesaplama gecikmesi bağımsız değildir. Örnek oranı artırmak (örneğin, ölçüm ve kontrol eylemleri arasındaki gecikmeyi azaltır, yanıt verenlikle karşılaşabilir.)

Ayrık zamanlı kontrol perspektifinden, sistemin davranışı hem örnek zaman hem de gecikme ile analiz edilir:0)z-transform[[Dönetici:2)root locus) teknikleri. kapalı-loop kutuplar her iki örnek zaman ile hareket eder ve gecikme süresinden daha az olmalıdır; agresif gecikme oranlarının bir kısmı sağlam gecikme süresinden daha düşük olmalıdır.

Faz-Lag Compensation ve Filtreleme

Tasarımcılar bazen gecikme etkilerini karşılayabilmek için faz-lead tazminatı veya Smith tahmin eder. Ancak, bu yöntemler sınırlamaları vardır. Örneğin, a Smith tahminor doğru bir bitki modeline dayanır; hata modellemesi, dengesizliğe neden olabilir. Anti-aliasing filtreler, gerekli olsa da, faz gecikme bütçesini de dikkate almalıdır.

Pratik Tasarım Kılavuzları ve Ticaret-offs

Örnek oranı ve gecikmeyi optimize etmek çok-objective problemdir. Aşağıdaki tablo, ticaretle ilgili özetler:

ParameterHigh ValueLow Value
Sample RateFaster response, better disturbance rejection, higher computational load, tighter delay budgetLower computational load, larger phase margin erosion per delay, increased quantization error
Computational DelayDegrades phase margin, limits achievable bandwidth, may require compensationBetter stability, allows higher sample rates, more expensive hardware

Örnek Oranı Sistem Dynamicsine Temel Olarak Seçin

Sistem doğal frekansının belirlenmesi ve kapalı-loop bant genişliği talep edilen sistematik bir yaklaşım başlar.İkinci sipariş sistemleri için, örnek oranı en az 10 kez, sensör gürültüsü ile sistemler için, aşırılama ve decimasyon kontrol döngüsü oranını artırmak olmadan çözüm üretebilir.

C ⁇ Gecikme

gecikmeyi azaltmak için:

  • Deterministic Execution (e.g., alan-programlanabilir kapı dizileri, FPGAs veya gerçek zamanlı işletim sistemleri, RTOS).
  • Matematik işlemlerinin azaltılmasıyla kodlayın (örneğin sabit nokta arithmetic, göz masaları).
  • Boru sensörü satın alma mümkün olan hesaplama ile.
  • Düşük gecikmeli iletişim protokolleri seçin (örneğin, QSPI yerine I2C).

Gerçek zamanlı zamanlama üzerinde pratik bir kaynak, YÜDÜ'nün Gerçek Zaman Sistemi sayfası[[DÜT:1).

Stability Başarısızlıktaki Vaka Çalışmaları Başarısızlık

Robotik: Yüksek-Band Genişk Kontrol

İşbirliği robotlarda, tork kontrolü döngüleri genellikle 1-10 kHz'de çalıştırılır. 50 mikrosaniyenin (0.05 ms) bir hesaplama gecikmesi, 100 Hz'de 0,5 ° faz gecikmesini sağlar, işlemci aşırı yüklenir ve döngü zamanı değişirse, sonuçlanan jitter limit döngülerine veya hayal kırıklığına neden olabilir.

Havacılık: Uçuş Kontrol Yasası

Uçuş kontrol sistemleri (fly-by-wire) son derece determinist bir zaman çizelgesi gerektirir. 400-800 Hz'nin Örnek oranları yaygındır ve toplam döngü gecikmesi 2-3 milisaniye altında olmalıdır. Yavaş bir otobüs veya ağır CPU yükü nedeniyle sadece bir ekstra bir saniyenin gecikmesi pilot-indüklenen osilasyonlara yol açmıştır.

Uçuş kontrol stabilite marjları hakkında daha fazla okuma için, bakınız:0)NASA Teknik Rapor Server: Qualities ve Stability Margins[[Döneticiler ve İstikrarlar)

Gelişmiş Tahminler: Değişken Örnek Oranlar ve Multi-Rate Systems

Bazı modern kontrolörler, işlemci yüklerini adapte etmek için değişken örnek oranları kullanır, ancak bu tahmin edilemezliği sağlar. Multi-rate sistemler farklı kontrol döngüleri için farklı örnek oranları kullanır (örneğin, hızlı iç mevcut döngü, daha yavaş dış pozisyon döngüsü).

Jitter ve Onun Etkisi Stability

Jitter – örnek aralıklarla veya gecikmede değişmez – sabit bir gecikmeden daha zararlı olabilir çünkü yazılım jitterinislerini ortaya koyar ve yüksek frekanslı modları desteklemektedir. Gerçek zamanlı işletim sistemleri, preemptive scheduling ile çalışır, jitter azaltır, ancak dikkatli bir öncelik atama ve kesinti işlemleri kritiktir. Sert gerçek zamanlı sistemler için, örneklemeleri önlemek için bir donanım zamanılayıcı kullanarak yazılım jitter.

Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç

Kontrol örnek oranı ve hesaplama gecikmesi, mühendislerin istikrarlı, yüksek performanslı kontrol elde etmeyi dengelemesi gerekir. Daha yüksek örnekleme oranı, yanıt verme oranını azaltır, gecikme bütçesini azaltır ve hesaplama talebi artırır. Aşırı gecikme gecikme gecikme gecikme gecikmeleri veya istikrarsızlığı. Nyquist kriterini anlayarak, faz marj mekaniğini ve yazılımlarının pratik kısıtlamalarını anlamak için, uygun örnekleme oranını seçebilir, her iki simülasyon ve deney kullanarak stabiliteyi doğrulayın. sonuçta, sağlam bir kontrol sistemi, örnekleme ve algoritma karmaşıklığının uyumlu olduğu bir sistemdir.

Daha matematiksel bir tedavi arayanlar için, IEEE Control Systems Society, ayrı zamanlı gecikme sistemleri üzerinde kağıt yayınlar; örnek bir örnek:0)" Örneklemeli-Data Control Systems in Access Gecikme").