5G NR'deki LDPC Kodlarının Rolünü Anlayın

Düşük Boyut Parity-Check (LDPC) kodları 5G Yeni Radyoda veri kanalları için kanal kodlama programı olarak kabul edildi (NR), 4G LTE'de kullanılan turbo kodları yerine getiriyordu.Bu geçiş, LDPC'nin yüksek kod oranlarında ve paralellik, yaklaşık yüzbinlerce kısıtlamanın gerektirdiği yüksek çözünürlükte iki temel grafiğini (BG1 ve BG2) tanımlar.

LDPC Decoder Uygulamalarında Anahtar Donanım Zorlukları

1. Kompleksi ve Kaynak Utilizasyon

LDPC decoding genellikle bu tür bir ileti işaretlerini kullanarak yapılır, en yaygın olarak 5G'de kullanılan bir dekoder desteği için, her bir kenarda kullanılan hız sistemleri, büyük blok boyutları için milyonlarcadan fazla bir süre boyunca hıza kadar hız sağlar.Bu güncelleştirmeleri donanımda uygulamanız önemli mantık kaynakları için uygular: kontrol-node birimleri (CNU), otomatik olarak kullanılan kodlar için, otomatik olarak kullanılabilir.

Başka bir kaynak meydan okuması iç mesajların hassaslarından kaynaklanıyor. Floating-point arithmetici düşük güç donanımı için pratik değildir; bunun yerine, sabit nokta temsilleri ile 4-8 bit mesajda, tasarıma başka bir boyut ekliyor. ancak, yüksek çözünürlükte bazı ölçüm hataları azaltır, potansiyel olarak hata düzeltme performansı.

2. Güç Tüketimi

Power verimliliği, batarya çalışması için en kritik kısıtlamanın muhtemelen 5G kullanıcı ekipmanı (UE) LDPC decoders'a, iteratif doğası gereği, temel bant işlemcisinin güç bütçesine ve geçiş faaliyetlerine değer veren bir diziye sahip olabilir. Tipik bir decoder düşük sinyal-to-noise oranlarına (SNR)

Dinamik güç dağılımı hafıza erişimleri tarafından yönetilir, mesajların her bir iterasyonda SRAM bankalarına okunduğu gibi yazılır.Reducing memory power deployment is captured by early sooncage cells.Leakage power, while small-up resources, while smallly more important during idle period. Tasarımcılar tamamen kullanılmayan çek düğümleri kapatmaya zorlayabilirler.

Dahası, algoritmanın kendisi güç etkiler. Toplam ürün algoritması (SPA) en iyi performans sunar, ancak hesaplamalı pahalı hiperbolik işlevleri içerir. Çoğu donanım uygulamaları, en azimasyon veya varyantları (dönüşümlü min-sum) kontrol etmek için kullanılır.

3. Forput and Latency

5G NR, düşük mesafeli iletişim için 20 Gbps'nin zirve veri oranlarına sahip olacak. Bu tür bağlantı talepleri için, LDPC decoder, her birkaç yüz nanosaniye ile yeni bir kod bloğu işlemeli, özellikle de ultra-reliable düşük ücretli iletişim için (URLLC), on iki mikrosaniyenin siparişinde olmalıdır.

Forput, bir boru hattında birden fazla iterasyon işlemiyle artırılabilir, ancak kod büyüklüğü arttıkça, Zong sayısı ile paralel olarak, sabitleme süresine göre hızlanan CNU'lar ve VNU'lar arasındaki geçişler azalır.

4. Memory ve Routing Congestion

LDPC decoders hafızaya girer. Her bir iterasyon kanalı LLRs, VN-to-CN mesajları, CN-to-VN mesajları ve bazen bir poster değerleri içerir.Bir kod blok için SRAM'ın bir kodu için paralel erişim sağlar.[Dönetici için değil, aynı zamanda, kontrol edici bir ağ geçidi ve diğer tüm mesajlar için de geçerlidir.)

5. Flexability and Multi-Stand

5G cihazları, geniş bir kod oranını desteklemeli (üç ila 8/9 arası) ve hız eşleştirme ve reddantme sürümlerini (RV) hibrit otomatik tekrarlama talebi (HARQ) için farklı yükleme noktaları ve temel grafiklere sahip olmalıdır.Reconfigure the decoding schedule (katlı vs. sela) veya sabit bir süre için sabitleme süresini belirlemek için gerekenleri belirlemek için gerekenleri ve standartları azaltmak için.

Overcome Hardware Challenges'a Stratejiler

1. Paralel ve Borulu Mimariler

Tüm kontrol düğümlerini aynı anda maksimum olarak optimize etmek, mesajların ve yüksek hafıza genişliğine yol açmak için gerekli olan mesajların sayısını iki katına çıkarmak.Dekoding (ayrıca sıralanmış veya dikey planlama) süreçleri bir kez daha güncelleyen, güncel mesajların ve daha hızlı bir şekilde tekrarlanması (tipik olarak iki katına çıkarma) Bu, hem geç kalmış bir ölçek ve güç azaltır.

Mimari olarak, paralellik derecesi, kod yapısını eşleştirmelidir.For quasi- Çevrimsel LDPC kodları, ortak bir yaklaşım, Z işleme birimleri (CNUs and VNUs) ile uyumlu ve çok fazla alt işlemciler için bir geçiş ağı kullanarak, aynı anda farklı satırlarda belirtilenleri kullanarak, donanıma göre (sub-blockism) bir yaklaşımla, tüm paralel tasarımların tam paralel tasarımların izinlendirilmesine yönelik olarak, yönetilen routing.For higher throughput, multiple such-block işlemciler aynı anda farklı satırlarda çalıştırılabilir.

Her işlem biriminde boru da zamanlama kapanmasını sağlamak için önemlidir. Örneğin, CNU, hafıza yapısının aynı adresi okuyabilmesi ve minimum değerleri kullanarak ve yazma sonuçları hakkında bilgi edinmeleri gerekir. veya [[Döneticileri)

2. Algoritma ve Arithmetic Optimizasyonlar

Sabit nokta arithmetic standarttır, ancak sabitlemenin dikkatli seçimi hayatidir. Birçok tasarım, LLRs ve 4-6 bitleri için dahili mesajlar için geçerlidir.Reklamsız algoritma ve türevleri (meset min-sum, normalleştirilmiş min-sum) düşük karmaşıklık nedeniyle neredeyse evrenseldir. Örneğin, bu tür algoritmaların sabit olmayan ve sabit olmayan noktaların sabit olmayan boyutu, sabit olmayanlar için kullanılabilir.

Erken sonlandırma teknikleri, geçerli bir kod kelime tespit edildiğinde (örneğin sendrom kontrolü) veya mesajların bir araya geldiğinde, özellikle yüksek SNR'de sadece bir veya iki iterasyon yeterli olabilir. sendrom kontrol mantığı uzun bir kritik yol eklemeden kaçınmak için dikkatli bir şekilde entegre edilmelidir.

Başka bir optimizasyon, artırılmış ve sayısız donanımın sayısını azaltan (Dönetici) veya% 20-30 oranında azaltılabilir.

3. Güç Yönetimi Teknikleri

Dinamik gerilim ve frekans ölçeklendirme (DVFS), cihazın şifreli modda olmadığı zaman düşük güç durumuna koyulabilmesine olanak sağlar. 5G NR çerçeve yapısı, farklı veri oranları ile yuvalarını içerir, decoder boş sembolleri sırasında düşük güç durumuna koyabilir. Güç gating, kodların şifreleri kodlandığında tamamen kodlar şifrelenir, ancak geç saatlere kadar saklanmalıdır.

Decoder içinde, saat gating işleme seviyesinde uygulanır: Bir çek düğümü veya değişkeni güncelleme tamamlandığında, saat geri kalanlar için devre dışı kalabilir. Benzer şekilde, erişilebilir olmayan hafıza bankaları, gelişmiş düğümler aracılığıyla, iyi huylu bir güç kesintisi %90 oranında azaltılabilir.

4. Memory Reuse and Capsule

Memory her iki alana ve güce de bir baskındır. Parity-check matrix gösterimi depolama gereksinimlerini azaltabilir.For quasi- Çevrim kodları, sadece çevrimsel değişim değerlerin depolanması gerekir, tam matrix, önemli ROM alanı tasarruf etmek için. değişken node mesajları, arter ölçümleme ve delta depolama mesajı için mesaj başına hafıza sayısını azaltılabilir.

Katmanlı programlama programı doğal olarak hafıza gereksinimleri azaltır çünkü sadece bir tabakanın CN-to-VN mesajlarının değeri herhangi bir zamanda depolanmalıdır, tüm kenarlar için depolama gerektiren selleştirilmiş zamanlama aksine. bir posteri LLR bellek, tabakalı decoders genellikle fikre sahip 50% daha az hafızaya ihtiyaç duyar.

5. Yeniden yapılandırılabilir ve Multi-Mode Designs

5G kod parametrelerinin tam yelpazesini desteklemek için, tasarımcılar genellikle daha küçük bir tasarım mimarisi uygularlar, temel grafik seçimi, kaldırma faktörü ve birçok basamaklı ağ, bağlantı kaydı ile programlanabilir. işlem birimleri uçta maksimum alt blok boyutu (Z=384), ve daha küçük Z için tasarlanmıştır; bu LLR hafızasını genişleterek elde edilebilir bir şekilde elde edilebilir.

Bazı gelişmiş tasarımlar hem LDPC hem de kutup kodları ile başa çıkabilen çok fazla mod decoder içerir ( 5G'de kontrol kanalları için kullanılır). arithmetic birimlerinin yeniden kullanımı alanı sağlar ancak zamanlama ve kontrolde karmaşıklaşır. pahalıya duyarlı UE çipleri için, bu tür entegrasyon yaygın hale gelir.

Gelişmiş Algoritmalar ve onların Donanımları

Standart min-sum birçok senaryo için yeterli olsa da, araştırmacılar daha iyi performans-komblem ticaret-offları sunan gelişmiş algoritmaları geliştirmeye devam ediyorlar. Multi-bit, min-sum planları dinamik olarak dengeyi belirli bir kanal masasına göre ayarlarlar.Özellikle normalleştirme faktörleri yakınlaşma hızına sahip olmak için çok düşük bir alana sahiptir.

Bu algoritmaların donanım uygulamaları kritik yol ve güç için dikkatle değerlendirilmelidir. Örneğin, normalleştirilmiş min-sum'da ölçeklendirmek için çok basit bir minimuma kıyasla bir CNU alanını ikiye katlayabilir.Baterasyon azaltımındaki avantajlar donanım maliyetine bağlıdır.

3GPP 5G-Advanced ve 6G'ye kadar geliştikçe, LDPC decoders üzerindeki talepler daha küçük kodlar için tamamen paralel mimarileri artıracaktır (mmWave, sub-THz) ve yeni kullanım durumlarını kullanarak, mikro ağları 100 Gbps'yi tahmin etmek için kullanacaklardır - etkili bir araştırma alanı, mobil cihazlar için daha büyük kodlar için tamamen paralel olarak zorlaştıracak.

Bir başka eğilim, yüksek otomatik tasarım akışlarının kullanımıdır: C++ modellerinden yüksek seviyeli sentez (HLS) daha hızlı mimari ticaret-offların keşfine olanak sağlar. Ancak, el optimize edilmiş RTL hala maksimum verimlilik için üretim tasarımlarına hükmedmektedir.

Son olarak, 5G'nin ötesinde LDPC kodlarının benimsenmesi, uydu iletişim ve derin uzay ağları gibi, düşük güçte yenilikler sürmeye devam edecek, yüksek kodlu uygulamalarda yüksek performanslı uygulamalar.

Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç

LDPC kodlayıcılarını 5G cihazları için uygulama, bir çok yönlü bir zorluktır, dikkatli bir şekilde algoritmaların ve donanım tasarımı gerektirir. Kompleks, güç, bellek ve esneklik, ve tüm bir kompleks tasarım alanında etkileşim kurarken, bu uygulamalardan öğrenilen dersler bir sonraki hata-korma donanımını bilgilendirir ve daha bağlantılı bir dünyada daha bağlantılı bir iletişim sağlar.

5G NR LDPC standardına daha fazla okuma için, 3GPP spesifikasyonuna atıfta bulun:0)TS 38.212) Bu çalışma 28nm CMOS) ile ilgili ayrıntılı bir araştırma bulunabilir.