LDPC Decoders ve Modern İletişimdeki Rolü

Düşük Boyut Parity-Check (LDPC) decoders, 5G, Wi-Fi (802.11n /ax) dahil olmak üzere geniş bir iletişim sistemlerinde hata düzeltmenin kalbinde yeniden keşfedildi. İlk olarak Robert Gallager tarafından tanıtıldı, LDPC kodları 1990'larda yeniden keşfedildi ve 5G, Wi-Fi (802.11n /ax) dahil olmak üzere modern kablosuz standartların bir temel taşı haline geldi.

Bir LDPC decoder'in temel işi, bir sparse bipartite grafiğindeki düğümleri ve kontrol düğümleri arasındaki farksız bir şekilde çalışırken, yakın zamanda yoğun bir şekilde sabitlenmiş olan bir sinyalden orijinal verileri geri almaktır.

LDPC Decoders için Enerji Tüketimi

LDPC decoders'daki enerji tüketimi tek bir ölçüm değil, ancak uzaktan konumlarda kullanılan karmaşık bir algoritma tasarımı, donanım uygulamaları ve operasyonel koşullar.In batarya destekli mobil cihazlar, her milijoule zaman içinde kurtarılabilir, batarya ömrünü artırabilir veya uzaktan konumlarda kullanılan batarya boyutunu azaltır.For IoT sensörleri doğrudan bakım aralıkları, sistem maliyeti ve çevresel etkiler belirler.

Neden Enerji Mobil ve IoT Cihazları için Önemli

Cep telefonları gerçek zamanlı olarak kesintiye uğramalı - genellikle ikinci başına yüzlerce megabitte - termal kısıtlamalar ve batarya yaşamı ile. kötü optimize edilmiş bir LDPC decoder, işlemcinin ısıtmasına veya bataryayı iki katın altından çıkarmasına neden olabilir. - diğer yandan, çoğu zaman zaman zamanlarını derin uykuda geçirir, sadece küçük paketler ile uyanmak için, ancak bu cihazlar için, şarj edilebilir maksimum düşük, hatta mütevazı güç genel enerji bütçelerine hükmedebilir.

Anahtar Faktörler Enerji Tüketimi

  • [FONT:0)Algorithm karmaşıklığı ve uygulanması[Dönetici: Temel dekoding algoritmaları - inanç yayılımı, min-sum - farklı hesaplama talepleri var. Daha doğru algoritmaların daha fazla çoğalması gerekir, artan enerji için daha fazla kesintiye uğraması gerekir.
  • [FONT:0)Hardware mimarisi ve verimliliği[Dönetici: Genel amaçlı bir işlemci, DSP, FPGA veya ASIC büyük ölçüde, belirli bir kod yapısı için optimize edilebilir, boşa geçiş aktivitesini azaltılabilir.
  • [FONT:0]Dekoding iterations[[Dönetici: LDPC decoders genellikle 5 ila 50 iterasyonları bir araya getirmek gerekir.Her iterasyon sabit bir enerji maliyeti tüketiyor; erken sonlandırma teknikleri, decoder bir araya geldiğinde önemli enerji tasarrufu sağlayabilir.
  • [FONT=0)Kom parametreleri[DÜT:1): Uzun blok uzunlukları ve daha yüksek kod oranları, doğrudan enerji tüketimi yükselterek karmaşık karmaşıklığı ve hafıza erişim frekansını arttırır.
  • [FONT:0)Channel koşullar[Dönetici: Gürültülü ortamlarda, decoder daha fazla çalışmalıdır - doğru hataları düzeltmek, çerçeve başına artan enerji. sinyal kalitesine dayalı olarak ayarlanan adaptif sistemler önemlidir.

LDPC Decoders Enerji Tüketimi

Enerjiye verimli dekodları tasarlamak için mühendisler doğru modellere ve ölçümlere ihtiyaç duyuyorlar. Güç genellikle birden fazla seviyede analiz edilir: algoritma düzeyinde (belirli seviyedeki operasyonların sayısı) mikroariteklık seviyesinde (switching aktivitesi, bellekler) ve cihaz seviyesinde (muhtemelen gerilim, saat frekansı, sızıntı).

Algoritma Kompleksi vs. Enerji

İnanç (BP) algoritması, aynı zamanda toplam ürün algoritması olarak da bilinir, en iyi hata düzeltme performansı sunar, ancak hesaplamalı yoğundur.Her iterasyon, iki tane de yüksek çözünürlükte küçük bir miktar hiperbozum açma gerektirir.Dönetici için normalleştirilmiş min-sumblroskopu sağlar.In contrast it-sum algorithm.[değiştir | kaynağı değiştir]

Donanım Uygulama Ticareti

LDPC decoding için seçilen donanım platformu enerji tüketimi üzerinde derin bir etkiye sahiptir:

  • [FONT:0]Genel amaçlı CPUlar[[Dönetici: Flexability ancak yüksek enerji, kayıt dosyaları ve önbellek kaçırılabilir. Sadece düşük kod veya prototyping için uygun.
  • [FONT:0)GPUs[DÜDÜT:1]: Yüksek devir, ancak sık sık sık güç tasarrufu için düşük çözünürlükte kesintiye uğramaz.
  • [FONT:0]FPGAs [Dönemli: Tasarım cihaz için optimize edilmişse iyi bir performans ve güç dengesi sunmak. Ancak, dinamik güç hala aynı bağlantı için eşdeğer bir ASIC'den daha yüksek olabilir.
  • [FONT=0]ASICs[DÜDÜT:1): Enerji kısıtlayıcı cihazlar için altın standart (örneğin, 28nm, 7nm) ve düşük güç CMOS süreçleri kullanarak, ASIC LDPC decoders, enerji verimliliği düşük seviyelere ulaşır.

Birçok modern mobil SoCs, 5G NR için özel LDPC hızlandırıcı bloklar içerir, 5 pJ /bit'in altında zirvede bulunan en iyi enerji verimliliği sunar.Ayrıntılı bir anket yayınlandığında, 0,IEEE İletişim Anketleri veamp; mphEE İletişim Anketleri ve Not; YS)

Enerji Yeterli LDPC Dekoding

LDPC decoders'daki enerji tüketimini azaltmak, çok yüksek çözünürlükli bir yaklaşımla, algoritmalı inovasyon ve sistem düzeyinde adaptasyon gerektirir. Aşağıdaki bölümler pratikte ve araştırmada kullanılan en etkili teknikleri ayrıntılı olarak detaylandırır.

Donanım Optimizasyon Teknikleri

Modern düşük güç LDPC decoder donanım tasarımı birkaç temel teknikten faydalanıyor:

  • [FONT:0]Parallel işleme mimarisi[[Dönetici: Tam paralel olarak, değişken ve kontrol düğümleri mantıkta düşük gecikmeli, ancak yüksek kesinti ve statik güçten muzdariptir.
  • [FONT:0]Memory-aware tasarımı[Dönetici: LDPC decoding, doğrudan SRAM dizilerine (ortalama anıları yerine tek-portaj kullanarak) veri hareketini ortadan kaldırmak için çok genişleyen ve çok-bank bankacılığın en aza indirmek için kullanım mantığını doğrudan SRAM dizilerine (compute-in-memory) ayırmaktadır.
  • [FONT:0)Clock gating and power gating[[Dönetici: Birçok işleme elementleri, kayıt yaptırma süresi (örneğin, değişken düğümler boş zaman işleme sırasında kullanılmayan bloklar sırasında) Depolama sırasındaki birçok işlem elemanı tarafından silinir.
  • [DVFS) [DVFS) [DFLT:1))[T][B][/TRNT=0))))))))))) · Bağlantılı gerilim ölçeklendirmesi, enerji dörtlü gerilim ile gerilim ile azaltılabilir. Örneğin, kanal koşulları iyi olduğunda, decoder daha az gerilimde birleşebilir ve çalışır.

Algoritma Yeniliği

Hata-korreksiyon performansının azaltılması birincil bir araştırma odağıdır. Çeşitli algoritmalar yaygın olarak kullanılır:

  • [0]Min-sum ve varyantları : Bahsedildiği gibi, min-sum işlemlerini basitleştirir. Normalleştirilmiş min-sum ve dengeleme min-sum BP performansına yaklaşmak için sürekli veya uyarlanabilir bir ölçeklendirme faktörü sunar. Bu algoritmalar çok fazla uygulama ve görünüm tabloları ortadan kaldırır.
  • [FONT:0)Layered decoding (ayrıca turbo-dekoding mesajı geçişi olarak da adlandırılır)[Dönder: 2) Tüm çek düğümleri paralel olarak, katmanız bir katmanı (bir alt üst sıra) güncelleyen bir süre içinde, en son değişken düğümleri kullanarak, 5GDüzüğün tümünün tümünün 0,3 ×'u aynı performans için indirmesini sağlar.
  • [FONT:0]Early end teknikleri): sendrom kontrol geçişleri (örneğin, tüm parite kontrolleri memnundur). yüksek sinyal-to-noise oranları için, decoder en yüksek 20. Basit sendrom tabanlı sonlandırma yerine 2-3 arasında birleşebilir.
  • [FONT=0)Redüktör-precision ve non-uniform niceleştirme[DDDK 1): 8bit veya 5bit sabit nokta temsilleri kullanmak her iki hafıza boyutunu ve mantık karmaşıklığını azaltır. Daha küçük büyüklükler için kullanılan, 3-4 bit çözünürlükle birlikte performansa ulaşabilir.

Adaptif ve Yeniden yapılandırılabilir Yaklaşımlar

Kanal koşulları nedeniyle, gerekli veri oranları ve batarya seviyeleri dinamik olarak değişir, tek boyutlu-fits-all decoders enerji harcar. Adaptif decoders, işletim gerilimi veya hatta decoding algoritmasının kendisi gibi parametreleri gerçek zamanlı olarak ayarlar:

  • [FONT:0) Yumuşak bilgilere dayanan iterasyon kontrolü): Decoder, kodlanmış bitlerin güvenilirliğini izleyebilir (örneğin, ortalama log benzeri oranı büyüklüğü) ve güvenilirlik yüksek olup erkenden durabilir.
  • [FONT:0)Algorithm geçiş[[Dönetici: A decoder ilk yüksek talepli dekoding için tam BP algoritması ile başlayabilir ve sonra enerji tasarrufuna yakınlıktan sonra dakikaya kadar değişebilir veya sadece gerekli olduğunda min-sum kullanabilir.
  • [FONT=0)Kom oranı ve blok uzunluğu yeniden yapılandırılabilirlik[Dönetici: Birçok modern protokol, dinamik değişikliklerin kod parametrelerine izin verir.Decoder donanım, esnek bir routing ağı veya yeniden yapılandırılabilir kontrol düğümü kullanan birçok kod yapısını etkin bir şekilde desteklemeli.

Vaka Çalışmaları ve Gerçek Dünya Etkisi

Bu stratejilerin pratikte nasıl uygulandığını anlamak, sürdürülebilir iletişim yolunu açıklamaktadır.

Mobile LTE/5G: Balancing Throughput and Battery Life

5G Yeni Radyo (NR), LDPC kodları, API gibi satıcılar için kullanılır ve Samsung, tabakasını birleştiren, yüksek çözünürlükte, yüksek çözünürlükte bir miktar blok uzunluğu ve kod oranları verimli bir şekilde işlemek için kodlanmış bir sistemdir. Ticari 5G modemleri aktif veri transferi sırasında, LDPC decoder'in% 10-20'i, % 60'ı azaltan enerji miktarını azaltan özel LDPC hızlandırıcı çekirdeği, % 60-99'u aşan bir miktara kadar azaltmaktadır.

IoT ve LPWAN: Ultra-Low Power Gereksinimler

LoRa, NB-IoT veya LTE-M, LDPC benzeri kodları (örneğin yapılandırılmış LDPC veya konvolutional kodları) düşük veri oranlarına kadar uzatabilecek bir batarya için, bir pakete bir paket gönderen batarya-güçlü sensör için, alıcının birkaç on kilo ile sınırlı bir sinyale sahip olması gerekir.

Sürdürülebilir İletişim için Gelecek Yol

Sürdürülebilir iletişim için zorlama, sadece LDPC decoders'ın ötesine geçer. Enerji verimli bir hata düzeltmesi yeşil ağlar için önemli bir olasılıktır, ancak diğer optimizasyonlarla entegre edilmelidir. Önümüzdeki birkaç trend, bir sonraki LDPC decoders nesli şekillendirecektir:

  • [FONT=0)Makine öğrenme odaklı dekoding[[Dönetici: Sinirli ağ tabanlı decoders, sinir inanç yayılımı gibi, erkenden durdurmayı veya enerjiyi en aza indirmeyi öğrenebilir.
  • [FONT:0]Non-binary LDPC kodları[Dönetici: Daha yüksek siparişler üzerinde yer alan Galois alanları daha iyi performans sunar, ancak daha yüksek karmaşıklıkta son çalışma, düşük hacimli algoritmaların enerji tüketimini rekabetçi seviyelere getirebilir.
  • [FONT:0) Yeniden yapılandırılabilir RF ön uçları ile ilgili olarak (CDD): Analog alandan gerçek zamanlı geri bildirim alan (örneğin, ADC kararı, otomatik kazanç kontrolü), mutlak minimum enerji noktasına indirgenebilir.
  • [FONT=0)Beyond silikon[[Dönetici: Spintronics, adiabatic mantık veya dijital devreler (örneğin, RAPID), mevcut CMOS ile pratik bir entegrasyon uzun vadeli bir umut kalır.

Nihai hedef, aritFLT:0)net-zero[DDDDDDD) ile yapılan enerji hata düzeltmesinin maliyetinin hatasız retransmisyonlardan ve daha verimli spektrum kullanımından kurtarıldığı, LDPC decoder enerji verimliliğindeki her artış endüstrinin daha da yakınlaştığı bir iletişim sistemi.

Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç

LDPC decoders enerji tüketimi, sürdürülebilir mobil ve IoT iletişim sistemlerinin tasarımında kritik bir faktördür. Bir algoritma ile basitleştirme kombinasyonu - özellikle de amor-sum çeşitleri ve tabakalı dekoding kullanımı - saat gating, hafıza verimliliği ve adaptif iterasyon kontrolü tasarımı ile birlikte, modern decoders her iki pJ/bit altında enerji verimliliği elde edebilir. Bu gelişmeler doğrudan ağ altyapısının kullanımını azaltır ve ağ altyapısının karbon ayak izi azaltır ve büyük IoT ve uydu bağlantı gibi yeni uygulamaları sağlar.