Alan programlanabilir kapı dizileri (FPGA), sensör füzyonu ve veri merkezi rollerinin ötesinde, genellikle güç tabanlı mobil cihazlarda, telefonlar, tabletler, giyilebilir donanımlar ve dronelar da dahil olmak üzere, birçok watt-saat için verimli bir ivme sağlar ve gerçek zamanlı görüntü işleme, genellikle otomatik olarak otomatik olarak otomatikleştirilmiş bir şekilde çalışır.

Mobile FPGAs'ın Güç Peyzajı

Güç dağılımının fiziksel kökenlerini bir FPGA optimizasyondan önce gereklidir. Total powerETHT:0)P) Sürekli olarak ) iki ana bileşenden oluşur: |dinamik güç[D) ve αD) · V2 α (D) geçişleri, yüksek çözünürlükte, yüksek çözünürlükte, yüksek çözünürlükte, yüksek çözünürlükte, yüksek çözünürlükte, yüksek çözünürlükte, yüksek çözünürlükte, yüksek çözünürlükte, yüksek çözünürlükte, yüksek çözünürlükte, yüksek çözünürlükte ise, yüksek çözünürlüktedir.

Statik güç sonuçları, transistörlerin geçiştiği zaman bile akantılardan kaynaklanmaktadır. Üretim teknolojisi, 28 nm, 16 nm ve aşağıda, alt-tavuşağı, kapı sızıntısı ve kavim sızıntısı önemli hale gelir. Dinamik güçten farklı olarak, statik güç, gelişmiş bir işlem teknikleri kullanarak güçlü bir şekilde etkilenir, ancak 10°C ısı dağılımı ile birlikte statik güç iki katına çıkabilir. Örneğin, Lattice iCE40 UltraLite ailesi mevcutları ayakta tutar.

Mobil uygulamalar daha da kısıtlar ekliyor: tedarik gerilimi genellikle sistem CULLAH tarafından sabitlenir, güç teslim bileşenleri için alan sınırlıdır ve FPGA genellikle diğer yüksek çözünürlükli çiplerle% 40 oranında ısıtılabilir. Etkili bir optimizasyon stratejisi hem de çevre sistemi ortamı için doğrudan daha düşük olmalıdır.

Tasarım-Time Power Optimizasyonları

FPGA bir yönetim kurulunda programlanmış olması için temel güç tasarrufu elde edilebilir. Bu teknikler RTL, netlist, uygulama akışı ve fiziksel düzen üzerinde yoğunlaşır. Mimarlık tanımı sırasında güç-aware zihniyetle başlayın.

Power-Aware Synthesis ve Uygulama Araçları

Modern FPGA geliştirme ortamları güçlü güç tahminleri ve optimizasyon motorları sunar. Xilinx Vivado'nun 03.D:0) Güç opt) Direktifleri, Intel Quartus Prime's PowerPlay Power Analyzer ve Latticey Radiant'nin güç tahminleri, yüksek performanslı kullanım süresini optimize etmek için yer alan sabit noktaları nasıl tanımlayabildiği ve uygulamaktadır.Fort scheduling[Xilinx Power Analysis and Optimization Guide), işletim vektörlerini dinamik güç hesaplamalarını en aza indirmek için nasıl ayarlayabilir.

Mantık ve Routing Optimizasyonu RTL Seviyede

Görünüşe göre küçük RTL seçimleri dinamik gücü büyük ölçüde etkileyebilir.ETHFLT:0)Clock gating), en etkili tekniği kalır: kayıt için saat boyunca aktif olarak kullanılmadığı için saat boyunca, sabit diskten dinamik gücü ortadan kaldırmak, her iki yüz yüzen ağdaki dinamik gücü ortadan kaldırmak için devre dışı bırakmak ve büyük kapasiteli saat dağıtım ağının% 30'unu otomatik olarak destekler.

Saatlerin ötesinde, [[0)operand izolasyon[DÜT:1) sadece belirli işlem aşamalarında kullanılan bir çoğaltma bloku, boş zaman içinde sıfıra zorlanmış durumda, iç togglelar:2)Kaynak paylaşımı[Dönetici birimlerine ihtiyaç duyulduğunda, her iki alanı ve ilişkili kapasitan bloku kesmek, her iki alanı kesmek ve ilişkili bir süre boyunca birden fazla işlem sırasında tek bir donanıma sahip olmak için, bir çok basit işlem sırasında, veri bölmek için dinamik bir şekilde azaltılabilir.

FPGA'larda yapılan kazılar dinamik güce önemli bir katkıdır çünkü programlanabilir bağlantı telleri yüksek kapasitelidir. Dense routing congestion hem kapasitance hem de haçlı uzun kombinasyonlar oluşturmak için her iki sabit kuvvetle oluşur. [Döneticileri kullanarak, doğrulayıcı veya tek bir seslendirmek için) ve her iki kanalda da otomatik olarak sabit bir şekilde sabit bir şekilde sabit bir şekilde sabitlenebilir.

Multi-Threshold Ger ve Hücre Seçici

Çoğu FPGA aileleri farklı eşk gerilimlerle hücre ilkellerini sağlar (Vt). Yüksek performanslı hücreler daha az statik akım tutarlar ancak daha yavaştır; düşük maliyetli hücreler performanstan ödün vermeden statik sızıntıları azaltır.In mobile design in Quartus Prime (Low-Power Optimizasyon akışı) veya Vivado (güçlü sentez) yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte bulunan cihazlarla otomatik olarak kritik bir şekilde şarj edilebilir.In mobile designs in deep-sleep eyaletlerde, maxing high-Vt hücreleri ve kullanım süresine göre belirli bir şekilde sabit olmayan bir şekilde sabitlenebilir.

Data-Path ve Memory Power Azaltı

Bellek blokları (BRAMs) ve DSP dilimleri genellikle mobil hızlandırıcılarda en büyük tek güçlendiricileridir. Bir algoritma erişimleri RAM sık sık sık, biraz ön şarj ve anlamlı devre devre dışı devreler dinamik bir güç hızla yakabilir.EnablingENFLT:0low-power modu). BRAMs üzerinde sabit erişimler (varda desteklenen) sabit erişimler sırasındaki sabit erişimleri azaltır.

Veri-pat tarafında, [[Döneticileri:0) Hat invers[Dönetici:2) ve [[Döneticileri [Döneticileri)[Dönlü otobüslere geçişleri azaltın.DSP blokları için, yarı-precision sabit erişimleri yarıda, bağlantıdaki aktiviteyi korumak için azaltılabilir.Birçok sentez aracı otomatik olarak ağ geçidini çalıştırabilir.

Synthesis Yönergeleri ve Güçleri için Düzenlemeler

Satış makineleri, tasarımcıların güçle ilgili dönüşümleri açıkça kontrol etmelerine izin verir. Xilinx Vivado, “Explore” için strateji, geçiş aktivitelerini azaltan mantık yeniden yapılandırmasına olanak sağlar. Intel Quartus Prime otomatik olarak saat gating ve azaltıcı gücü azaltır.For Lattice FPGAs, [[0) uygun aktivite olmadan, en kötü saldırganlığı ortadan kaldırmak için geçerli olan hataların uygulanmasını sağlar.

Dinamik Güç Yönetimi Stratejileri

Tasarım-zaman önlemleri düşük güç tabanı oluşturur, ancak mobil cihazlar farklı iş yükü ve güç bütçesiyle eşleşmeye yönelik zaman uyum talep eder. Bu stratejiler FPGA yeniden yapılandırılabilirliği ve mobil platform kontrol sistemlerinden yararlanır.

Güç Gating ve Partial Yeniden Yapılandırma

Mekanik güç adaları, Xilinx Zynq UltraScale+ MPSoC veya Intelx gibi ailelerde, eksiz bir şekilde sabit olmayan tüm mantık bloklarının değiştirilmesine izin verir.[değiştir | kaynağı değiştir]

Dinamik gerilim ve Frekans Scaling (DVFS)

DVFS, mobil işlemci güç yönetiminin bir temelidir ve FPGA'lar için giderek daha fazla kullanılabilir.In dynamically, ana gerilim ve saat frekansının DVFS, FPGA veya bir arkadaşı MCU tarafından kontrol edilen bir gerilim gerektirir.P ⁇ V2f).Sürücük hızlar izin verirse, Latticevücreatif bir şekilde sabitlenebilir.

Saat Ağacı Optimizasyonu ile Aktif Güç Yönetimi

Bir FPGA'daki saat dağıtım ağı, dinamik güçlerin% 20-40'ını bile göz ardı etmediğinde bile, herhangi bir mantıktan kaçınır.:0)Clock domain segmentasyon[Döneticileri 1 ), tasarımcılardan kullanılmayan saatler boyunca, kullanılmayan saatler boyunca tamamen devre dışı bırakmaları için, bazı satıcılardan gelen bir süre boyunca, yüksek çözünürlükte bir süre boyunca ağ geçidin sayısını azaltın.

Saat Domain Crossing and Glitch Reduce at Run Time

Glitches, asynchronous saat domain geçişi sırasında üretilen aşırı dinamik güce neden olabilir. Tüm mobil FPGA tasarımları sağlam senkronizeler (iki-flop veya FIFO tabanlı) ve grupla ilgili mantıkla ilgili olmayan bir saat domaini bağımsız olarak azaltılabilir veya ölçeklenebilir.Bu yüksek performanslı alan sürekli bir yük devretme ile iki katlı bir sabit geçiş alanı sağlanmalıdır.

Donanım-Level ve Sistem Entegrasyon Yaklaşımları

Gemi düzeyinde tasarım zayıfsa verimli FPGA silikon atıklar bile güç. Donanım düzeyinde stratejiler, cihaz seçimi, güç teslimatı ve termal tasarım, tüm yazılım seviyesinde optimizasyonlar için temel oluşturur.

Doğru Low-Power FPGA Ailesini Seçin

Tüm FPGA'lar mobil kullanım için eşit değildir. Düşük güç, sensör bridging ve basit bir co-işlem için uygundur:0)Lattig ICE40 UltraLite[Döneticileri 1 ), yüksek performanslı ihtiyaçlar için, Xilinx Zynq-7000 ve UltraScale+ MPSoCOR, bir güç işleme sistemi ile birlikte, FPDDDDöneticileri seçmek için çok sayıda veri toplama sistemi sağlar.

Power Supply Design ve Verimliliği

Güç kaynağı ağı doğrudan enerji verimliliği ve sinyal bütünlüğüne etkiler. Anahtarlama düzenleyicileri% 90'ın üzerinde dönüşüm efficileri sunar, ancak çıkış dalgası, aksi takdirde yüksek çözünürlükte 100 $ 'lık bir hıza kadar yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte bir sabit devretme ve inrush akımları kullanarak.Decoupling IRC'ye yakın bir şekilde ısıtılabilir.

PCB Layout ve Termal Yönetim

FPGA, mevcut çiftleri yaklaşık olarak her 10°C, ısıtımı doğrudan bir güç tasarrufu ölçüyor. Kompakt mobil cihazlarda, özel ısı lavaboları nadiren uygulanabilir, bu nedenle OLMS:0, PC tabanlı ısı yayılabilir[DKDK-1) ısı geçişi hızlandığında büyük bakır dökmeleri kullanıyor; iç zemin düzleme bağlı ısıyı kullanarak ısıyı zorlayan ısıyı kullanan bir sıcaklık için ekleyen ısı geçişi.

Mobile FPGA Entegrasyon için En İyi Uygulamalar

Etkili güç optimizasyonu tek zamanlı bir etkinlik değildir; mimarlıktan iş başında ayarlanma aracına kadar tüm geliştirme akışına gömülü olmalıdır. Aşağıdaki uygulamalar proje yaşam döngüsündeki güç verimliliğini kurumsallaştırmaya yardımcı olur.

Güç Profili ve Estimation Flow

Power analysis tahminlere dayanamaz. Mühendisler, temsilci mobil iş yüklerini kullanarak kontrol edilen güç kesintilerine gerçekçi bir şekilde ulaşmalı ve yüksek çözünürlükte olan 10 saniyelik bir kamera ekran işlemenin ardından ilk kez otomatik olarak otomatik olarak otomatik olarak otomatik olarak otomatik olarak otomatik olarak otomatik olarak otomatik olarak otomatik olarak otomatik olarak otomatik olarak otomatikleştirilmiş bir şekilde test edilen bir cihazda, otomatik olarak otomatik olarak otomatik olarak otomatik olarak otomatik olarak otomatikleştirilmiş bir şekilde sabit bir şekilde sabit bir şekilde sabitlenebilir.Bu profil, otomatik olarak doğrulayıcı ve otomatik olarak doğrulayıcı bir şekilde doğrulayıcıya doğrulanabilir.

Power-Hardware Co-Design for Power

Mobil bir sistemde, FPGA nadiren izolasyonda çalışır. Bir uygulama işlemcisi veya MCU basit bir SPI / I2C arayüzü aracılığıyla orkestrat güç devletlerini orkestrası gönderir. Geliştiriciler güç modlarını tanımlamalı -Active, Idle, Sleep, Hibernate - ve onları on mikrosaniyede açığa çıkarabilirler, FPGA'nın gücü bir kuvvet arsasına hızlı bir şekilde geçiş yapabilmelerini sağlar.

Sürekli İzleme ve Adaptif Optimizasyon

İşbirlikli mobil cihazlar geniş bir çevresel ve kullanım koşullarını deneyimliyor. Birçok modern FPGAs, yüksek çözünürlükte hız, sıcaklık ve mevcut monitörler iç JTAG veya özel ADCs aracılığıyla erişilebilir hale gelebilir; uygulama işlemcisi üzerinde hafif bir yazılım daemon periyodik olarak hataları okuyabiliyor ve DVFS seviyelerini veya güçlendiricileri gerçek zamanlı olarak kullanarak algılamayı engelleyebilir.

Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç

Mobil cihazlar için FPGA güç tüketimi, DVFS, güçlendirici ve alan işlemi ile ilgili olarak dikkat gerektiren çok boyutlu bir meydan okumadır.In design-time techniques -power-aware sentez, saat gating, multi-Vt optimizasyon ve veri-path encoding - DVFS, güçlendiricisi ve kısmi yeniden yapılandırma gibi yapılandırılabilir teknoloji ile daha iyi bir şekilde şarj edilebilir bir şekilde, ultra-düşükücük sistemlerle birlikte, daha iyi bir şekilde optimize edici bir şekilde çalışır.