Sanal gerçeklik (VR) uygulamaları aşırı performans ve duyarlılık, bilgisayar donanımına yönelik talepler yükler.Immersive, bulantısız deneyimler sunmak için, sistemler yüksek çerçeve oranları, ultra uzun süre gecikmeli ve VR iş yüklerine ulaşmak için merkezi ile tutarlı bir şekilde performans gösterir.Bu makale, özellikle karmaşık öğretim setleri içinde bilgisayar destekli tasarım uygulamaları ile ilgili olarak, bilgisayar korsanlıkları uzun süredir daha kapsamlı bir şekilde ortaya koyarken, tasarım felsefesini sunar.

CISC Microarchitecture

CISC mikroarşiklüğü, zengin öğretim setleri tarafından tanımlanır, bireysel talimatlar çoklu düşük seviyeli işlemleri gerçekleştirebilir - hafıza erişimi, arithmetic ve koşullu bir dallama gibi - tek bir talimat. Bu tasarım yüksek seviyeli programlama dilleri ve makine kodu arasındaki semantik boşluğu azaltmak, kompakt programları ve basitleştirilmiş derleyicileri sağlar.

CISC'nin Temel Özellikleri

CISC'nin salon işareti değişken bir öğretim uzunluğu ve formatıdır. Talimatlar, x86 uygulamaları ile on beş üzerinden bire kadar uzanabilir. Bu değişkenlik, boru hattının getirdiği zorluklara sahiptir. Mikrocode dizir, inşa edilmiş bir kontrol mağazası, bu μops dizilerine sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık CIS-uzun mikro-işlemciler (μops) yol açar.

Başka bir tanımlama özelliği hafızadaki işlemler ve birden çok adresleme modları için destektir. Örneğin, [[Şamping:0) kayıt değerlerinden hesaplanan bir bellek konumuna ek olarak yapılır.Bu, açık yük ve mağaza talimatlarının sayısını azaltır, ancak hafıza alt sistemi üzerinde daha büyük bir yük tutar ve yeniden ifade mantığı kaydeder.

CISC Modern Süreçtörlerde vs. RISC

Karşılaştırmalı Öğretim Set Computing (RISC) mimarlıkları başlangıçta borular için daha basit ve daha verimli görüldü, performans boşlukları önemli ölçüde daraltıldı. Modern CISC işlemcileri (örneğin, Intel Core, AMD Ryzen) iç içe birçok RISC prensibini benimsemiştir: bu, önbellekleme talimatlarını tekrar kullanarak, uzun süreli işlevleri ve karmaşık devreleri kullanan büyük kayıt dosyalarını kullanmaktadır.

Tarihsel bağlam önemlidir: CISC 1970'lerde ve 1980'lerde hafızanın az olduğu ve derleyiciler daha az gelişmiştir. Bugün hafıza trafiğini satın almaya daha fazla iş içeren tasarım talimatları, hafıza hiyerarşileri gelişti, ancak miras öğretim seti optimizasyon tekniklerinin içinde çalışması gereken bir temel olmaya devam etmektedir.

VR Uygulamaları

VR uygulamaları bir işlemcinin her bileşenini stresle stres eder. İki birincil ölçümler deneyim kalitesini tanımlar: 0:0) Duygusal gerçeklik, hareket-foto-foto-foto-foto-foncy[Dönetici 1 ) ve çerçeve oranları genellikle 90 fps veya daha yüksek olması gerekir. CISC mikroaritelik bu hedeflerle ilgili birkaç özel zorlukla karşı karşıyadır.

Öğretim Şişeyi Koding

CISC talimatlarının değişken uzunlukta doğası, tam anlamıyla bir tamsayı içeren temel bir şişenck oluşturur.Decoder, öğretim sınırlarını belirlemeli, bu işlem dekoder'in kodlarını ve kodlarını kullanarak, kontrol edilebilir ve devre dışı bırakılamaz.Bu işlem, yürütme motoru μops ile beslenebilir.In VR iş yükleri, durgunluklar.

Data Hazards ve Boru Stalls

VR yazılımı genellikle sıkı döngüler işleme verilerini içerir, fizik hesaplamalarını gerçekleştirir ve dönüşümleri uygular. Bu döngüler güçlü veri bağımlılarını sunar. CISC'nin nispeten sığ iç kayıt setine (örneğin, x86'daki 16 genel amaçlı kayıt kayıtları, her iki yazarın da hafızayı geri almalarını sağlar.

Memory Hierarchy Basınç

VR, büyük veri yapıları için yüksek bant genişliğine ihtiyaç duyar: doku haritaları, geometri tamponları ve çerçeve tarihi. CISC işlemcileri genellikle derin önbellekli hiyerarşileri (L1, L2, L3) ancak kapasite ve geçlik kritiktir.Tek bir önbellekli, düzinelerce döngüyü doğrudan etkileyebilir, çoklu kullanım alanlarının varlığı ve TLB'leri sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık sık

Güç ve Termal Kıtlar

VR sistemleri genellikle sınırlı alanlarda (önemli ekranlar) veya yüksek performanslı dizüstü bilgisayarlar gerektirir. CISC tasarımları genellikle RISC eşdeğerlerinden daha fazla güç tüketiyor, özellikle de geniş uygulama birimleriyle yoğun bir şekilde boru hattında, mikrocode ROM, ve karmaşık programcılar ısıya katkıda bulunur.

VRC Mikroarşiklüğü için optimizasyon stratejileri

Bu zorlukların üstesinden gelmek için mimarlar ve derleyici tasarımcılar, CISC'nin güçlülerini sömürürken, bu stratejileri VR'nin öngörülebilir, veri parasal iş yük modelleri için uygun olduğunda özellikle etkilidir.

Öğretim-Level Paralelliği (ILP)

Modern CISC işlemcileri, birden fazla uygulama portuna geçiş yapabilecek şekilde süperler. VR kodu yüksek ILP'den faydalanıyor çünkü vektör ekleri ve matrisler gibi işlemler paralel olarak kullanılabilir. Compiler ILP daha önceden bir limanda tam anlamıyla talimatları yayınlayabilir, üçüncü bir noktada ise Oojektör girişleri ile birlikte büyük hafıza işlemleri yapabilir.

Micro-op Fusion

Mikro-op füzyon, iki veya daha fazla μop'leri bir araya getiren tek bir uopa birleştirir, örneğin pencere ve güç talimatına baskı uygular.

Speculative Execution ve Bran Prediction

Sınıf yanlış tahminler 15-20 döngüye mal olabilecek boru hatlarına neden olur. VR uygulamaları, güvenlik açıklarından kaçınmak için birçok şube içerir (örneğin, Spectre) ancak temel olarak, doğrulanan veya TAGE (Tagged Geometrik Tarih Uzunluk) algoritmalarının, tahmin oranlarının% 95'in üzerinde tahmin edilebilir olması gerekir.Sulative execution, güvenlik açıklarından kaçınmak için dikkatli bir şekilde yönetilmelidir (örneğin, Spectre) ancak temel olarak.

Geliştirilmiş Öngüler Hierarchies

VR için CISC optimizasyonu, eş erişim kalıplarının önbelleklerini tasarlamaktadır. Larger L2 önbellek (1-2 MB) oyun ortamlarının çalışma setleri için özleme oranlarının azaltılması için öznellik ve sonraki önfetchers - talep öncesinde geometri ve doku verileri getir.[0] Intel'in Adaptive Double Prefetch ve AMD'nin 2 seviyesindeki prefettişleri örneklemeleri için.For VR, zaman prefetching ( ⁇ ing patternleri) animasyon dizileri için kullanışlıdır.

Boru Hattı Optimizasyonu

CISC işlemcilerinde boru hatları basit 5 aşamalı tasarımlardan derin, karmaşık boru hatlarının 14-19 aşamalarına kadar gelişti.Daha derin boru hatları daha yüksek saat hızlarına izin verirken, doğrudan doğruya doğru cezayı azaltırlar.For VR, a dengeleyici bir yaklaşım:2Out-of-order windows[16-16 aşamalar) gelişmiş tehlike algılama mantığı ile bir araya gelir.

Özelleştirilmiş Talimatlar ve Dahililer

CISC talimatı, vektör ve matrix işlemlerinin sürekli olarak uzatılmasını sağlar.ETHFLT:0)AVX-512) (Gelişmiş Vector 512-bit) 512-bit geniş SIMD kayıt ve füzyon-add (FMA) talimatlarını sağlar. VR'nin 4 ×4 matris dönüşümü ve yarı iletkenlik işlemleri için yüksek oranda fayda sağlar.

VR Performansı Üzerine Etkisi

CISC mikroarşiklüğü bu stratejileri kullanarak optimize edildiğinde, VR performansı üzerindeki etkisi çok derindir. Quantitative gelişmeler birkaç temel ölçümde ölçülebilir:

  • [FONT:0]Frame oranı stabilitesi:[Dönetici:[Dönetici:0)) Karşılaştırmalı boru hatları tezgahları azaltıp ILP'nin tutarlı çerçeve zamanlarına yol açtığını, mikro-stuttering. Örneğin, VR sahne için önbellek ön değerlendirme% 40 azaltılabilir.
  • [FONT:0]Motion-to-foto-fon geçncy:[Dönetici:[Dönetici:0) Speculative execution ve daha hızlı decode boş boş boş çevrimleri azaltır; daha düşük gecikmeler kullanıcının gerçek başı hareketine daha yakın görüntüler anlamına gelir.
  • [FONT:0)Power verimliliği:[Dönetici:[Dönetici:0) μop füzyon ve daha iyi şube tahmini aynı termal zarf içinde daha yüksek performansa izin vermek. Bu, standalone VR kulaklıkları için kritiktir.

[FONT:0]Real-world örnekleri[[DDDMark VRMark” ve "VR Funhouse" gibi VR değerlerinin % 19'u, en iyi mikro önbelleklerden gelen programlanabilir, çok sayıdaki modeldeki (Performance-cores + Verimli-cores), daha geniş kodlanmış ve performans gösteren VR karşılaştırmalarını kullanarak tekrar tasarlanan ön plana çıkar.

Future Yol Tarifi

VR için CISC mikroarşiklüğün evrimi devam ediyor, göz izleme, foveated form ve gerçek zamanlı ışın tracing gibi gelişmekte olan gerekliliklerin yol açtığı.

Özelleştirilmiş Donanım Hızlandırıcılarının entegrasyonu

Geleceğin CISC işlemcileri sabit işleyen hızlandırıcıları doğrudan aynı ölülerden taş veya taşlara sokacaktır.ETHFLT:0)Ray tracing hızlandırma hızı) (örneğin, Intel'in Xe HPC, AMD'nin RDNA ray hızlandırıcıları) bu programdaki temelleri ve kesişimleri ile entegre edebilir.

Adaptif Mikroarite

Adaptif veya yeniden yapılandırılabilir mikroariteler boru hatları derinliği, ön bölme ve gerilim-frezeler tespit edilen iş yük kalıplarına dayanan gerçek zamanlı olarak ölçeklenebilir veya yeniden yapılandırılabilir. VR iş yükleri yüksek ILP sırasındaki varsayılan boşluklar ve "fikirli çekirdekler" ve "dinamik eğitim setleri ticarileşme sırasında kullanılmayan yedek birimlerine doğru hareketsiz olarak hareketsiz olarak hareketsiz olarak hareket ettirilebilir.

Heterojen Bilgisayar ve Chiplet Tasarımları

Future VR sistemleri, çipleri zaten çipler kullanıyor (CCD + IOD) için bir çip işlemcisi oluşturabilir ve bir VRC çekirdeği (muhtemelen RISC-V) ve bir medya hızlandırıcısı.In VR için, Intel'in EMIB'si, bir çipin tekrarlanan görevleri için ölçeklendirmek için bir CISC çekirdeği (önemli bir VR) ve bir medya hızlandırıcısı olması gerekir.

Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç

CISC mikroaritekasyon optimizasyonu, özellikle de sanal gerçeklik bağlamında çözülmemiş bir problemden uzaktır.Aslalı zorlukları anlamak - kodlu şişeleri, veri tehlikeleri, hafıza gecikmeleri -ve μop füzyon gibi hedefli stratejileri uygulamak, gelişmiş model tahminleri ve vektör uzantıları, mimarlar dramatik bir şekilde geliştirilebilir, hızlandırıcı mantığı ve heterojen tasarımları anlamak, CISC işlemcilerinin devam etmesini sağlamak.