Sigma-delta analog-to-digital dönüştürücüler (ADC) yüksek çözünürlük ölçüm sistemlerinin arka kemiğidir, hassas tıbbi enstrümantasyondan yüksek uçlu ses ve endüstriyel süreç kontrolüne kadar, benzersiz mimarileri sigma-delta ADCs'de yüksek çözünürlükte yüksek çözünürlükte elde eder ve en yüksek çözünürlükte lineerliği artırmak için kanıtlanmış stratejileri geliştirir.

Sigma-Delta ADCs'de Linearity Anlamak

Bir ADC'deki linearity, gerçek transfer fonksiyonunun tam giriş aralığındaki eşdeğerliğe nasıl karşılık geldiğini açıklar.Spektif olmayan ADCs, non-linearity (INL) ve diferansiyel olmayan tonlar ve harmonik bir çizgiden sapmalar, özellikle DNL, uçlu bir süre içinde ölçeklendirmek için bir dizi adımın düzgün bir şekilde sabitlenir.In sigma-delta ADCs, non-lineerity (INL) ve non-lineerity, özellikle de giriş sinyalinin tam bir şekilde sabitlenmesi için, özellikle de sabit olmayan bir sabitlenme süresine sahip olduğunda.

sigma-delta ADC'lerde lineer olmayanlığın birincil kaynakları şunlardır:

  • [FONT=0)Quantization hata modeli bağımlılığı[Dönetici: 1) Düşük sipariş modüllerinde, ölçüm hatası girişle ilişkilendirilebilir, boş tonlar üretebilir.
  • [FONT=0)Analog devre kusurları[[Döncüler: Operasyonel yükselteçler, kapasitörler, anahtarlar ve referans tamponlar bozulmayı tanıtmaktadır.
  • [FONT:0]Kapacitor yanlış bir eş[Dönetici: 1) – Sabit konsülatörler arasında yanlış eşleştirmeler sinyale bağlı hataları yaratır.
  • [FONT:0)Clock jitter[[[Döntgen: 1) Örnekleme anında rastgele değişiklikler gürültü ve harmonik bozulmaya dönüşür, özellikle yüksek frekanslarda.

Bu kaynakları sistematik olarak ele almak, hassas ağırlıkta gerekli 16 ila 24bit hassas seviyelere ulaşmak için gereklidir, veri satın alma ve sensör arabirimleri.

Doğru olmayanların Anahtar Kaynağı

Capacitor Mismatch ve Şarj Enjeksiyonu

Anahtarlama kapasiteleri, kapasitörlerin doğru oranlara güveniyor. Fabrication toleransları rastgele yanlış bir uyum sağlar, hataları ve doğrusal olmayanlığı elde etmeye yol açar. MOS'dan gelen şarj enjeksiyonu, özellikle giriş gerilimi değişiklikleri olarak. Dinamik element eşleştirme (DEM) teknikleri yanlış bir uyum sağlar, ancak dijital alanda karmaşıklığa yol açarlar.

Operasyonel Ampirik Olmayanlar

İntegralatör (op-amp) bir saat aşamasında doğru yerleşmek için son derece yüksek açık-loop kazanı ve yeterli bant genişliğine sahip olmalıdır. Finite kazanç hata kazanmalarına neden olur; lineer olmayan çıkış direnci harmonik bir bozulmaya yol açar. yüksek çözünürlük için, op-amps genellikle yükselteçleri elde etmek için tasarlanmıştır ve düzen teknikleri en aza indirmek için tasarlanmıştır.

Sayısal olmayanlar

Multibit sigma-delta modüllators, iç niceleştiricinin komparlar veya flaş ADC aşamaları yanlış eşleştirme ve histerilerden muzdariptir. Bu kusurları ölü bölgeleri veya eşitsiz eş gerilimi yaratır, her iki DNL ve INL hataları. Offset kalibrasyonu ve ön-amplification bu etkileri azaltmaya yardımcı olur.

Gerilim Referans ve Tedarik Gürültü

ADC'nin iç referans gerilimi ve güç tedarik rayları olağanüstü temiz olmalıdır. Referansta doğrudan referanslara ve bozulmalara yol açıyor.Sürekli düşük devreler düzenleyiciler, decoupling ağları ve muhafız halkaları standart uygulamalardır.

Linearity'yi geliştirmek için Stratejiler

1. Dither Teknikleri

Dither küçük, sınırsız rastgele bir sinyal (tipik olarak LSB seviyesinde) eklenmiş ve daha sonra fiyatlama hatasına eklenmiş, boş zaman tonları kırıp lineer bir bozulmayı azaltmaktadır.Dither, yüksek sipariş modülatifler ile - veya dijital, bir püfleyicinin basıldığı ve daha sonra çıkarılmasına eklenmiş olan gürültüyü dikkatlice şekillendirebilir.

2. Kalibrasyon ve Dijital Düzeltme

Dijital kalibrasyon, katsayıları ayarlayarak veya gerçek zamanlı düzeltme koşullarını ayarlayarak analog olmayanlar için telafi eder. İki ortak yaklaşım:

  • [FONT:0)Foreground kalibrasyon[[Dönemli:0][Dönesel olarak 1 ) – Başlangıçta veya boş modlarda yapılır, bilinen bir test sinyali uygulanır ve sapma düzeltme parametrelerini hesaplamak için ölçülür.
  • [FONT:0)Background kalibrasyon[[Dönetici] – Normal işlem sırasında korelasyon veya küçük bir pilot ton enjeksiyonu kullanılarak sürekli olarak parametreleri ayarlar.

Dijital düzeltme algoritmaları, ölçül ağırlıkları depolayarak kapasitör yanlış bir uyum için de telafi edebilir ve bir FIR benzeri düzeltmeyi de ihmal edebilir.Daha fazla okuma için dijital kalibrasyon için sigma-delta ADCs, see theDANFLT:0Analog Cihazları teknik makale kalibrasyon teknikleri).

3. Modelator Topology Geliştirilmiş

Yüksek-Order Gürültü Shaping

Modülleyici düzeni, faiz grubu dışında daha fazla ölçüm gürültüsü itiyor, bant hatasını azaltır ve son derece lineer analog bileşenlere ihtiyaç duyuyor. Ancak, istikrar daha zor hale gelir. Cascade (MASH) topolojiler, nice döngüler ve yeniden denge endişeleri olmadan mükemmel doğrusallığa ulaşır.

Multibit Quantizers

Bir multibit ölçümleyici ile tek bir sayısal ölçümleme (örneğin, 3-bit veya 4-bit) ölçümleme adım boyutunu azaltır ve doğal olarak DAC'nin yanlış anlamasını sağlar. Ticaretten çıkış yolu içinde iç DAC son derece doğrusal olmalıdır. Dinamik eşleştirme (DEM) veya veri ağırlıklı avering (DWA) algoritmaları DAC'nin yanlış uyumlu hatasını şekillendirir, hatayı yapmak için kullanılır.

Feed forward vs. Feedback Topologys

Feed forward architectures, gerekli lineerlik için doğru topolojiyi seçmek, kritik bir tasarım kararıdır.Rekategoritmik olmayanlar için geri bildirim üstolojileri daha iyi doğal bir istikrar sunar, ancak gerekli lineerlik ve SNR için doğru topolojiyi seçin.

4. Devre-Level Optimizasyonları

Transistör seviyesinde, birkaç teknik lineerliği arttırır:

  • [FONT:0)Bootstrapped anahtarları[[Dönetici:0)[Dönergeler: Sürekli kapı kaynaklı gerilim, örnekleme sırasında, geçiş direnci varyasyonunu ve şarjını azaltır.
  • [FONT:0)Göçücüler ([Dönler)[[[0))))))))))) Açık-loop, hata kazanma ve lineerliği geliştirmek için kazanır.
  • [FONT=0)Common-mode geri bildirim (CMFB) stabilizasyon[[DÜT:1) - Bütünlemenin çıktısı ortak mod gerilimi stabil kalır, bozulmayı önler.
  • [FONT:0]Layout simetrisi) – Eşleştirilmiş kapasitör diziler ve diferansiyel sinyal yolları en sistematik dengeleri ve yanlış eşleştirmeleri en aza indirir.

5. Sistem-Levelleri

Linearity tamamen bir analog problem değildir; sistem tasarımı önemli bir rol oynar.

  • [FONT=0)Clock jitter reddedilmesi[[DÜT:1) - Düşük hacimli PLL veya dış kristal osilatörler kullanın. Sigma-delta modüllators saat jitter için hassastır, çünkü örnekleme belirsizliği sağlar.
  • [FONT=0)Power Supply izolasyon[[[Dönetici:0)[[Dönetici:0))[[Dönetici ve dijital tedarik rayları ferrite beads ve düşük-koru düzenleyicileri (LDOs) ile ayrı analog ve dijital tedarik rayları.
  • [FONT:0] ⁇ yönetimi[DÜDÜT:1) - Sıcaklık gradients in the çip neden yanlış eşleştirme sürüklenmesine neden olur. Üniforma sıcaklığı dağıtım ve çip sıcaklığı sensörleri tazminata izin verir.
  • [FONT:0]En iyi uygulamalar[[[Dön 1: 1) - Hassas analog düğümlere yakın dijital sinyalleri kullanmaktan kaçının.Köpekleri kullanın ve derin N-wellsleri substrat gürültüyü izole etmek için kullanın.

Gelişmiş Teknikler: Dinamik Element Eşleşme ve Data-Weighted Averaging

Multibit sigma-delta ADCs için, geri bildirim DAC'nin lineerliği genellikle şişenck. Dinamik bir uyum unsuru (DEM), yanlış kodların ilk sıralı olduğunu, bu yüzden yanlış eşleştirme hatalarının temel baskı yapmadan çok geniş bant gürültüye dönüştürüldüğü anlamına gelir. Data-weighted averme (DWA) Bu doğrulayıcıyı kullanan bir DEM algoritmasıdır.

Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç

Yüksek çözünürlük uygulamaları için sigma-delta ADCs'lerde yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte ölçülemeler gerektirir.In sigma-delta ADCs for high-precision applications[tr FL DNL/DNL. System- level steps, temiz güç malzemeleri, ve dikkatli bir şekilde ölçümleme yöntemi ile çalışır.