VHDL (VHSIC Hardware Description Language) elektronik sistemler için kullanılan güçlü bir dildir. Anahtar özelliklerinden biri kütüphanelerin kullanımı ve karmaşık donanım açıklamalarını etkin bir şekilde yönetmeye yardımcı olan kuralların nasıl kullanılacağını anlamak.Bu özellikleri doğru şekilde kullanmak, VHDL kodunu yazmak için gerekli.

VHDL Kütüphaneleri Nedir?

VHDL'de, bir kütüphane, varlık, mimariler, paketler ve konfigürasyonlar gibi ilgili tasarım birimlerinin koleksiyonudur. Kütüphaneler kod düzenlemenize ve birden çok proje boyunca yeniden kullanımları yardımcı olan konteynerler olarak hizmet eder.In default, theİLFLT:0)work) Kütüphane geçici, proje özel tasarım birimleri için kullanılır.

Kullanım koşullarını anlamak

[FONT:0] [DÜDÜDÜDÜDÜDÜSÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞ

Kullanım Şartlarının Syntax

Bir kullanım koşulunun temel sözcülüğü:

[0](İngilizce name.package name.element name;).

Örneğin, [[Dönetici:0) sayısal std[Dönetici:2) ieeee[Dönetici: 3) kitap yazıyorsunuz:

[0]) ieee.numeric std.all;[Döntilmiş: 1)

Kütüphaneleri kullanmak ve Clauses kullanmak için en iyi uygulamalar

  • Her zaman VHDL dosyasının başında ihtiyacınız olan kütüphaneleri ilan eder.
  • Tüm elementleri uygun bir paketten ithal etmek için tüm anahtar kelimeye sahip olarak kullanılabilir.
  • Adın çatışmalarından kaçınmak için kullanım koşullarınıza özel olun.
  • Kodunuzu birlikte gruplama ile ilgili kullanım koşulları ile organize edin.

Organize VHDL Code Örnek of Organized VHDL Code

İşte kütüphanelerin kullanımını ve cümleleri kullanmayı gösteren basit bir örnek:

[FONT:0]

[FONT=0][0|onlara/yaşlı y 1164.all;).

[0]) ieee.numeric std.all;[Döntilmiş: 1)

varlık örneği ise israftır

port (a, b: std logic vector(3 downto);

Toplam: std logic vector (4 downto)

end example;

Örnek mimari Davranışı

sinyal a int, b int: unsigned(3 downto);

start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start start

a int < = unsigned(a);

b int < = unsigned(b);

< sum = std logic vector (a int + b int);

Davranış;