Yüksek frekanslı devreler modern kablosuz iletişimin arka kemiğidir, radar ve yüksek hızlı dijital sistemler. Operasyonları, bitişik devrelere çift verebilecek elektromanyetik alanlar yaratır, elektromanyetik müdahaleye neden olur (EMI) Bu makale, neden işe yarayabilir ve mühendisler EMI’den kaynaklanan veya acı çekmeden etkin bir şekilde çalışabilirler - bu konuda titiz tasarım uygulamaları.

Trans Teorisinin Temelleri

Sonsuzluk anlamak için, bir ilk önce iletim hatlarının temellerini kavramalıdır. Yüksek frekanslarda (tipik olarak birkaç megahertz üzerinde), basit bir tel veya PCB izi artık ideal bir iletken olarak hareket etmiyor, ancak dağıtılmış bir direnç ağı olarak, indükleme, kapasitance ve davranış.

Bir sinyal hattın sonunda bir yanlış eşleştirme ile karşılaşırsa – açık bir devre, kısa bir devre veya farklı bir dürtü ile yük – sinyal enerjisinin bir kısmı, kaynağın geri yansıtılması, ayakta dalgalar, ringing, overshoot ve ek EMI. Proper end gibi.

Time Domain Reflectometry'in Rolü

Mühendisler zaman domaini yansıma (TDR) Z0'dan daha yüksek veya daha düşük olduğunu ölçmek için zaman alan yansımalarını kullanırlar.A TDR hızlı bir adım pul gönderir ve yansıma dalgaformunu gözlemler. yansıma büyüklüğü ve kutupsallığı Z0'dan daha yüksek veya daha düşük olup olmadığını gösterir.Bu tanı aracı tasarım aşamasında erken tespit etmek için paha biçilmezdir.

EMC'de Impedance Mismatch Etkisi

Önde gelen veya yanlış bir iletim hattı, istenmeyen bir anten olarak hareket eder. Yanmalar elektromanyetik enerjiyi belirli frekanslarda, artan emisyonlar ve CISPR 22 veya FCC Bölüm 15 gibi standartlarda radiated emisyon testlerini ortaya koyar. Tersine, enerji çiftleri hassas analog girişlere veya dijital saat hatlarına dönüştürebilir, susceptability sorunlara neden olur.

Bu mekanizma basit: yüksek frekanslı akım akışlar döngülerde; bir yansıma, mevcut dağıtımın doğrusal olmayan 50 {{ hattının, gerilim düğümleri ve antinodes oluşturmasına neden oluyor. Antinodes, elektrik alanı güçlü ve şu anda maksimumlar, manyetik alan güçlü, her iki radyasyona katkıda bulunuyor. 3D elektromanyetik çözücüler, eşleşen 50 {{ hattının uygun olmayan bir çizginin 10 dB'ye kadar sonsuz bir çizgiyi daha da erteleyebileceğini gösteriyor.

[FONT:0)Key Point:[Dönetici: 1 ) Her bir engeli sona erdirmek, EMI'nin potansiyel kaynağıdır ve gelen müdahale için bir yoldur. Tequ bu sonsuzlukları en aza indirir.

Proper T kararlılık teknikleri Derinlik

Dirensel Tesih (Seri ve Paralel)

En basit yöntem, yükleme sonunda (parallel sonlandırma) veya alıcının girişinin yüksek olduğu yönünden bir direnç gösterir, ancak DC güç dağılımını artırır. Serisi sonlandırma, genellikle CMOS dijital devrelerinde kullanılan bir direnç ekler ve zaman zaman zaman zaman zaman zaman zaman zaman zaman zaman zaman zaman zaman zaman zaman zaman zaman zaman zaman zaman zaman zaman zaman zaman zaman içinde yüksek hızlı dijital bağlantılar için bir şekilde sabitlenir.

Thevenin Tesih

Birçok yük birbirine bağlı olduğu otobüs yapıları için (örneğin, Krishna veri otobüsleri veya SPI hatlarında), bir Thevenin sonlandırma iki direnici kullanır: Bir to VCC ve bir tane paralel kombinasyonlar istenen hattın kapatılmasına eşitlerken, Thevenin gerilimi (genellikle VCC/2) mantık seviyeleri arasındaki boş durumu orta ayarlar.

AC Tequ

DC güç dağılımı kabul edilemez olduğunda, AC sonlandırma, yüksek frekanslı sinyallerin uygunluğunu engellemeye yetecek kadar kapasiteye sahip bir şekilde seçilmelidir.Bu teknik, yüksek frekanslı sinyallerin uygunluğunun yaygın olduğu anlamına gelir.

Stub Tuning ve Filtreler

Darband mikrodalga devrelerinde, stub ayar kısa açık veya kısa devre dışı geçiş hattını belirli frekanslarda yansımaları iptal etmek için kullanır. Stubs, yük ile yeniden yorumlanabilecek rezonanslar olarak hareket eder. Alternatif olarak, dengeli (farklı) son iki direnç gösterir, diferansiyel sinyaller için zemine karşı direnç sağlar, diferansiyel çiftlerden emisyonları azaltır ve diferansiyel çiftlerden emisyonları azaltır.

PCB Layout Etkili Tesih için dikkate alınır

Tesih bileşenleri, yüksek frekanslarda sona eren son derece yakın olmalıdır; rout dirençleri doğrudan IC pedleri arasında bir araya gelmek ideal değildir.

Eksi çiftler için, son direnççiler simetrik olarak yerleştirilmelidir ve skew. Yakındaki kaplama bileşenleri ile yer, yüksek frekanslı akımlar için düşük devreli bir geri dönüş yolu sağlar. Güç ve zemin için en aza indirmek için geniş izler kullanın.

Malzeme ve aksesuar

PCB'li laminatlar tutarlı dielektrik sabiti (örneğin, FR-4 daha düşük frekanslar için, Rogers veya RF için izolasyon) stabil karakteristik dürtüsel bir şekilde kontrol edilebilir. Kontrollü yönlendirmeli kesinti ve iz genişliği gerektirir. Tasarım kuralları Z0'da ±10 tolerans belirtmeli; yüksek hacimli tolerans için gerekli olabilir.

Dekoupling ve Tequ Interactions

Düşük frekanslı kapasitörler (0.1 μF ve 10 μF) çok yakın yerdeki gecikme ağlarıyla etkileşime girebilir ve parasitikleri azaltmak için yüksek frekanslarda (0402 veya 0201) küçük paket boyutlarına daha yakın bir şekilde karşı çıkamaz.

EMC için Terminated Devreleri Test Terminated Circuits for EMC

Prototiplemeden sonra, mühendisler hem zaman alan hem de frekans domain ölçümlerini kullanarak son etkinliği doğrulaymalıdır.

  • [FONT/TDT: [[DNT: 0) sinyal başlatıcı noktaya bir TDR takarak, Z0'daki düz bir çizgi doğru sonlandırmayı gösterir; yansımalar zirveler veya dipler olarak görünür.
  • [[DÜŞÜNÜ:0)Network Analyzer (S11):[DÜT:1) Ön giriş geri dönüş kaybı. İyi vadeli bir çizgi, ilginin genişliği üzerinde S11 gösterir.
  • [FONT:0)Emisyon Test: Cihazı bir anchoic odasında yerleştirin ve 30 MHz'den 1 GHz'ye kadar süpürün (veya daha yüksek) spektrumu ile ve olmadan azaltın. 3-10 dB'nin bir azaltımı yanlış bir çizgi doğrulandığında tipiktir.
  • [FONT:0)Eye Diagram Ölçümü: [DDDD: 1) Dijital sinyaller için, kalıcı modda bir oscilloskop göz açıp kapanmasına neden olur.
[FONT:0]Practical Tip:) Her zaman, gerekli değilse, direnç ve kapasiteye sahip olursunuz, ancak pedler ön değerlendirme sırasında EMC düzeltmelerine izin verir.

).

Gerçek Dünya Örnekleri ve Vaka Çalışmaları

Vaka 1:Ro3 Memory Bus

Bir tüketici yönlendiricisi 800 MHz'de emisyonların tükendiğini açıkladı. Araştırma, Gr3 verilerinin 8 dB tarafından indirildiği, toplantı FCC sınırlarına 1 inç uzaklıktaki bir dizi sonlandırma direncini kullandığını ve 20 mil içinde karşıtlığa son verdiğini açıkladı.

Vaka 2: RF Güç Amplifier Girişi

RF verici, frekans boyunca ±1 dB'nin tükendiğini gösterdi. Analiz, girdi eşleştirme ağının ( basit bir dirençle sona erdiğini) 2.4 GHz'de yeniden ortaya çıkan bir parasitik inductoru olduğunu gösterdi. Bir mikro-strip hattıyla yeniden yükleme ve AC-çiftli 50 hong ile birlikte, ripple ve gelişmiş EMC'yi ortadan kaldırdı.

Trendler ve Gelişmiş Teknikler

Yeniden yapılandırılabilir Sistemler için Adaptif T kararlılık

Yüksek hızlı seri arayüzleri (örneğin, USB 3.2, PCIe 5.0) operasyon sırasında dinamik dürtü kontrolü talep ediyor, modern PHY cipsi, farklı yönlendirme değerleri arasında geçiş yapabilecek programlanabilir direniciler kullanıyor (örneğin, 40 ULL, 60 ULL, 120 ULL) Bu, hattın uzunluğu veya yük değişikliklerini bile garanti ediyor.

Gigabit Ethernet için ayrı ayrı T kararlılık

Gigabit Ethernet 100 GU diferansiyel dürtü kullanır. Her çift, ortak bir mod choke kullanarak ortak bir şekilde filtreleme gerektirir. Improper endoteli bağlantı kurma ve 0.1 μF darbeleyicisi. Tasarımcılar, sıkı darbe ile izlerini rotalamalı (kontrollü spacing) ve ortak mod filtrelemesi gerekir. Improper endeks burada dengesizliğe yol açar ve emisyonlar arttı.

Modelleme ve Simülasyon

Fiziksel bir yönetim inşa etmeden önce, SPICE veya IBIS modellerini sonlu iletim hattını simüle etmek için kullanın. Parasitic elementleri (düktör, ped kapasitance) PCB yığınından çıkarılmıştır. Bu, resonances ortaya çıkarabilir ve en iyi sonlandırma topolojisini önerebilir. Birçok EDA satıcısı popüler standartlar için inşa edilmiş bir sonsuzluk sunar.

Ortak Hatalar ve Them'dan Nasıl Kaçırmak

  1. [FONT:0) Bir tek bir dirençle bir çift için:[Dönetici:[Döneticiler) iki direnç (biri her bir kondüktör için tek bir direnç veya çift boyunca tek bir direnç gösteren bir yol ve yaygın bir radyasyon artışı sağlar.
  2. [FONT:0] Yanlış sonda sona erdirmek: Paralel femin, çizginin sonunda, kaynak sonunda seriler, onları çift sonlandırma veya kritik noktada değerlendirmede karıştırmak.
  3. Dirençli parasitik etkilerini görmezden gelin: Wire-wound dirençliler RF'de yüksek indüktasyona sahiptir. ince film veya kalın film çipleri düşük ESL (tipik olarak <0.5 nH for 0402 paketleri).
  4. [FONT:0]Geri dönüş yolunu seçmenin bir yolu: Mevcut geri dönüş yolu (kömün) iz altında sürekli olmalıdır. Gaps, slotlar veya bölünmüş uçaklar, mimik zavallı sonlandırmanın imkansızlığını oluşturur.
  5. [FONT:0)Sonunda, 1 GHz'in frekans bağımlılığına dikkat edin:[Dönetici:0) Bir direnç veya cilt etkisi ve parasitik kapasitans nedeniyle frekans ile karşılaştırıldığında, 1 GHz'nin üzerindeki bant genişliğine göre, bir kombinasyon direnç ağı (RC sonlandırma).

EMC Standartları ile Uyum

Çoğu ülke belirli EMC sınırlarıyla tanışmak için cihazlar gerektirir. ABDCOM Bölüm 15, Avrupa EN 55032 ve uluslararası CISPR 32, hem de yapılan emisyon limitlerini belirledi. Proper end doğrudan radiated emisyonlarını azaltır, daha fazla kısaltılabilir hale getirir. Örneğin, bir standart olmayan SMPS gürültü çiftliği, 200 MHz'de Sınıf B limitini geçebilir.

Ek olarak, bağışıklık testi (örneğin, RF bağışıklık için 677-3) ekipmanın 10 V /m'e kadar alanlara maruz kaldığı durumlarda işlevsel kalması gerekir. Yanlış bir çizgi, yüksek frekanslı enerjiyi hassas devrelere sokabilir ve geçici arızalara neden olur.

[FONT:0) Öneri:[[Dönetici:0) Ön değerlendirme sırasında her zaman en kötü dosya yapılandırmasını test edin – en yüksek kablolar, en yüksek veri oranları, birden fazla yük – tüm operasyonel modlarda son derece etkili olmasını sağlamak.

Yüksek Yeterli Devrelerde Tesih için Tasarım Checklist

  • Her kritik netin karakteristik yönünü belirler (single-ended veya diferansiyel).
  • Bitiş topolojisini seçin: paralel, seri, Thevenin, AC veya diferansiyel.
  • Sürücü (sebit) veya alıcı (parallel) için mümkün olduğunca yakın olan sonlandırma bileşenleri - tercihen 2 mm içinde.
  • Düşükparasitik çip dirençliler (0402 veya daha küçük) kullanın ve frekans davranışlarını kontrol edin.
  • 3D alanla net veya bir alan dışı SPICE modeli ile birlikte, vias ve konektörler de dahil olmak üzere.
  • İznin altında sağlam, kesintisiz bir zemin uçağı sağlayın ve geri dönüş yolu.
  • Esneklik için fesih pedleri ile prototip; TDR ve anechoic odası ile test.
  • Üretim için sonlandırma değerleri ve rasyonel.

Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç

Proper sonlandırma, isteğe bağlı olarak eklenme değildir - yüksek frekanslı devreler için temel bir gerekliliktir, iletileri anlamak için, doğru sonlandırma tekniğini seçerek ve dikkatli PCB düzeni ile uygulamanız, mühendisler sadece yüksek çözünürlükte yüksek oranda azaltılabilir ve bağışıklık artıracaktır.

Daha fazla okuma için, Texas Instruments'tan başvuru notları (örneğin, “Transmission Line Yüksek Hızlı Dijital Devreler için Belirlenmesi”), Analog Cihazlar ([Dönetici:0) Yüksek Lisans Dijital Devreler için Tanımlama Teknikleri[FLT] ve EMC Society'nin önerilen uygulamaları.