Yüksek hızlı baskılı devre kurulu (PCB) tasarımı, kontrol edilen bir uygulama değildir - sinyal bütünlüğünü korumak ve gigahertz frekanslarında güvenilir bir işlem sağlamak için temel bir gerekliliktir.Her yüksek hızlı dijital arayüz,Robin bellek otobüslerinden PCI Express şeritlerine ve gigabit Ethernet'e kadar, tam olarak kontrol edilen izye bağlıdır, yansımaları azaltmak ve baskıyı azaltmak için temel bir gerekliliktir.

Kontrollü Impedance

Kontrollü dürtü, PCB iletim hatlarının tasarımını yapmak için geçerlidir, böylece karakteristik dürtüleri (Z0) bir önceden tanımlanmış bir hedefle karşılaşır - tek taraflı sinyallerin ve 90-100 {{'nin diferansiyel özelliğidir. Karakteristik dürtü (L/C) Bu zorlanmış bir lineer geometri ve malzemenin doğal bir özelliğidir, hattın bağımsız olarak, yüksek frekanslı enerji seyahatlerinde kısmi yansımaları olmayan yüksek frekanslı enerji akışlarına bağlıdır.

Kavram, sinyal artış zamanlarının izode gecikmeden veya daha kısa olduğu zaman kritik hale gelir. Uygulamada, 1 ns altında bir artış süresine sahip herhangi bir dijital sinyal - bugünün uyum tasarımları - dikkat çekici bir kesinti süresi için, bu mesafe FR4'te yaklaşık 6 inçtir; eğer izi uzun süre boyunca, sinyal artış süresine göre sadece 10+6'da ise, sadece 10 inçlik bir süre boyunca geçerlidir.

Trace'nin Arkasındaki Fizik Impedance

Kontrollü dürtüyü etkili bir şekilde uygulamak için mühendisler L ve C. Bu faktörlerin birim uzunluğuna göre, en yakın referans uçağa kadar hızlanır ve daha geniş izler ile birim uzunluğundaki artışları azaltır.

Bir tek referans uçağı ile dış tabakada izlenir (aşağıdaki tek referans uçağı ile) ve alt tabakaların çitleri için de hesaplanan boşluklar (daha yüksek bir ⁇ r) ve alt tabakaların üzerindeki ön tabakaların kalınlığında da etkili olur.

Mikrostrip vs. Stripline

  • [FONT:0)Mikrostrip:[Dönetici:0)[Dönetici:0)Mikrostrip:[Döne gelen bir iz genişliği için daha kolay, daha yüksek karakteristik bir tahmin. Ancak, dış EMI'ye daha hassastır ve yüksek radiated emisyonlara sahiptir.
  • [FONT=0]Stripline:[Dönetici:[Dönetici:0) Daha iyi gürültü bağışıklığı, simetrik dielektrik ortamı ve daha düşük bir haçlı imalat toleransları gerektirir. Stripline yüksek hızlı seri bağlantıları için varsayılan seçimdir.

Impedance Control Key Factors in Impedance Control

Birkaç bağımsız faktör, bir PCB izinin son engelini belirlemektedir. Tasarımcılar, üretim toleransları içinde hedef değerleri karşılamak için bunları dikkatli bir şekilde dengelemelidir.

Trace Genişlik ve Kalınlık

Trace genişliği, en doğrudan ayarlama mühendislerinin, engelleyici bir hedef için kullanılması gerekir, kalın bir bakır izi, mevcut kullanım gereksinimleri ile çatışmaya yol açan bir bakır ağırlığı (toplama) da önemlidir: 50 {{ mikrostrip'li izler, 4-katlı bir hedef için 8 ila 12 mil arası bakır aralığına kadar, daha kalın bir kablolama gereksinimi ile çatışmaya yol açabilir.

Dielektrik Malzemeleri ve Kalınlık

Yüzey malzemesinin dielektrik sabiti ( ⁇ r) doğrudan yayılım hızı ve yetersizlik etkiler. Standart FR-4 yaklaşık 4.2-4.8 ( ⁇ r) ⁇ r ve daha düşük basınç faktörü sağlar, ancak değeri genellikle en hassas değişkene göre değişebilir; 5-8 660-ltme özelliği ile düşük basınç değişimi.

Trace Height ve Referans Plane Proximity

Referans uçağının üzerindeki izleri (veya şeritteki tabakalar arasındaki mesafe) kritiktir. Mikrostrip'de, kalın bir dielektrik tabakası (preg veya temel) dürtüleri ortaya çıkarır; şeritte, her iki uçağın mesafe de dönüşümden kaçınmak için simetrik olmalıdır.

Stack-upment

PCB yığını tasarımı, yanlış kullanılan yüzeyler için temel adımdır. İyi planlı bir yığın için sinyal tabakaları sağlam referans uçaklara bitişik olarak atamak için, genellikle gerekli olan eğimli yoğunlukları karşılamak için gerekli olan zeminleri minimuma kadar yüksek çözünürlükte yüksek çözünürlükte, yüksek çözünürlükte yüksek çözünürlükte, mikro-düzeltmeler için, dış tabakalarda ve şeritler üzerinde mikro-rayın.

Common Impedance Standards ve Hedef Değerleri

  • [FONT=0)50 ULL tek bir şekilde ortaya çıktı: [DÜDÜDÜSTRİYE, RF, koaktik arayüzler ve birçok dijital otobüs (örneğin, SPI, tek uçlu bir şekilde)
  • [[Düzücü:0)75 {{ tek bir -[Dönetici: [Dönetici:0)[Dönetici:0)75 {{ tek bir -[Döne:[Dönetici:[Dönetici: # 1] Video ve yayın uygulamaları (composite, SDI).
  • [FONT=0)90 ULL AND:[Dönem: [Dönetici: [Dönem: 0,0]90 {{ diferansiyel: [Dönetici: [Dönem: USB 2.0/3.x, Track, HDMI, ve EkranPort (not: bazı standartlar 100 {{ belirt).
  • [FONT=0)100 ULLO: [Dönemli: [Dönemli: [Dönemli: 0,100 GUA diferansiyel:[Dönem:[Dönem:)) PCI Express için Standart, Gigabit Ethernet (1000BASET), LVDS ve paralel SCSI.
  • [FONT:0]85 ULL AND:[Dönetici: [Dönderilmiş bellek için Gelişenler: [HBM) ve bazı Prat5 izlerini takip eder.

Tasarımcılar hedefin ilgili arayüz özelliklerinden yoksun olması ve IC üreticisinin tasarım rehberini doğrulamaları gerekir.ETHFLT:0)Always doğrular), hedefin% 10'u (tighter toleransı) içinde izlerini üretebilecekler.

Hesaplama ve Impedance I

Klasik IPC-2141 denklemleri gibi formülleri kullanarak ilgili el eleme hesaplaması mümkündür, ancak Altium Tasarımcısı'nın projeksiyonu nedeniyle hataya yönelik testler geçerlidir[DKD) Tümegro'nun [EM) analizi, apara ve izden yoksunluk.

Kritik tasarımlar için, 3D EM simülasyonu (örneğin, Ansys HFSS, CST Mikrodalga Stüdyosu) köşeleri modelleyebilir, kullanım alanları ve bağlantı açmaları basit iz formüllerinden sapmayabilir.Bu tür simülasyonlar 10 Gbps üzerinde çalışan herhangi bir arayüz için önerilir. ancak simülasyon sadece malzeme verileri olarak iyidir - üretici ve kullanımlı ⁇ r ve zarar verici değerleri, veri sayfasının 1 MHz değeri değil.

Online Impedance Hesapları

Birkaç ücretsiz online araç ilk tahminleri sağlayabilir. Güvenilir kaynaklar, kullanıcıların sayısal olarak şarj edilmesi için izodik kalınlığı ve dielektrik kalınlığının her zaman kumaşatörünüzle geçiş yapmasına izin verir[Döneticileri ile ilgili olarak).

Pratik Uygulama için tasarım teknikleri

Katman Stack-up Planlama

PCB yığınının şarj edilebilir hesaplayıcı ile birlikte planlayın. 4 katmanlı bir tahta için, referans olmayan bir uçakta (örneğin, yüksek hızlı bir iz altında bir bölmeden kaçının).Useing:0 or more katmanları için, zemin uçaklar arasında kritik sinyallere sahip olun.

Trace Routing Practices

Hedefin tespit edilmesi, rota tutarlı genişlikle izler, keskin köşelerden kaçınır (yaklaşık 45° açı veya ark 90 °’den daha fazla eğimli) ve çiftlerin arasından en az üç kez ayrılmaları gereken referans uçağın ayrımını sağlanmalıdır.

Via Design ve Impedance

Vias, sığış ve indüklemedeki değişiklikler nedeniyle kesintiye uğramayı ortaya koyar; bunları en aza indirmek için [Döneticileri kontrol etmek ve ped büyüklüğü ile gömülü çiftler için izin verilen) Eşleştirme ile ilgili olarak, diskometrikler önerilir.If the entire-pad geometrisi impact; consider usingurFLT:0Conturn name order through control permissions and ped scales. For Differential couple, symmetric via pair with pair with pair with pair with pair with pairs with pair with pair with pair by pairs. Simulate through effects if the operation frequency exceeds 5 GHz.

Üretim ve Rehberlikler

En iyi tasarım bile, toleransları hesaplamıyorsa başarısız olacaktır. PCB Kumaş üreticileri, ±10% veya daha fazla ağırlık varyasyonları ile laminatlar üreterek başarısız olur.[Döneticileri 1-2 milyonluk izler ile) Bu etkiler, TDR (zaman domainometri) olmadan önce ölçülebilir.

Yaygın üretim toleransı hedefleri: [[Dönder:0)DÜDÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜSÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜ (Öyle İLGİLİ)[Üye Olmayanlar İçindekiler % 10)[Üye Olmayanlar İçindekiler %15’e kadar)

Kontrollü Impedance Test ve Doğrulama

Üretimden sonra, gerçek PCB'de yansımayı doğrulayın:0)Time Domain Reflectometri (TDR)) veya Vector Network Analyzer (VNA) teknikleri TDR, hızlı bir şekilde darbe gönderir; satın alma işleminize bu gereksinimi dahildir; satın alma işleminize göre yanlış uyum sağlar.

Farklı çiftler için, hem garip bir şekilde (farklı) hem de ortak mod imkansızlığı ölçmek.Diferansiyel dürtünün hedefin% 10'u içinde olduğundan ve ortak noktanın tutarlı olduğunu ölçmek. VNA ölçümler frekans-domain S-parametreleri modelleme kaybı, geri dönüş kaybı ve çapraztalk için kullanılabilir.

Yüksek boyutlu tasarımlarda zorluklar

Modern PCBler, ince uçlu BGA'lar ve yoğun routing genellikle birkaç ohm ile hızlanmış ve üretim limitlerine kadar uzanan geniş bantlar.

Bir başka meydan okuma, yüksek hızlı bir iz, geri dönüş sinyalinin, büyük bir engeli oluşturmak için alternatif bir yol bulmak zorundadır.(tipik olarak 100 nF) noktanın yakınında 10 nF ile seride, veya daha iyi, rotada hızlı bir iz, tamamen bölünmüş uçaklara geçiş sinyalleri tamamen daha iyi bir şekilde katılmalıdır.

Vaka Çalışmaları ve Pratik Örnekler

Örnek 1: 100 hong Diferansiyel Pair için

Bir tasarımcı manyetik olmayan Ethernet (örneğin, PHY ile RGMII) rotaya ihtiyaç duyuyordu? Aslında 1000BASE-T için MDI hatlarında% 100 GU'dır. 4 katmanlı bir tahtayı üst katta (0.5 oz bakır, 5-mil dielektrik kalınlığı, ⁇ r=4.3), hedef, % 5'lik bir hesap makinesi, %15'lik bir görüntüyü elde etti.

Örnek 2: PCIe Gen 3 için 50 hong Microstrip

PCI Express Gen 3 için, diferansiyel yetersizlik 100 ULL ancak her çizginin tek başına Rogers 4350B materyali kullanarak 4 milyon dolar değerindeki tek bir sabitlenebilirdi.The designer used a 6-kat stack-up with striptizline on internal katmanları for better crosstalk izolasyon.The traceBill was 5 million electric height of 4 milyons using Rogers 4350B material.

Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç

Yüksek hızlı PCB tasarımında kontrollü bir şekilde uygulama, PCB kumaşçılarla yakın işbirliğine sahip olan parametreleri anlamak, mühendisler veri oranlarına dikkat etmek için güvenilir sinyal teslimiyet talep eden çok yönlü bir süreçtir.Gbps kontrol edilen kontrol noktaları ve doğrulama.In understand the parameter that impact in high-face applications, mühendisler on beş temel taşının ötesinde güvenilir sinyal teslimiyete devam edebilir.

Daha fazla okuma için, bu kaynakları tavsiye edin: [DÜDÜT:0] [DÜDÜDÜSÜDÜSÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜŞÜŞÜNÜŞÜNÜŞÜNÜŞÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜŞÜŞÜNÜŞÜNÜŞÜNÜŞÜŞÜNÜŞÜNÜŞÜŞÜNÜŞÜNÜŞÜŞÜNÜŞÜNÜŞÜŞÜŞÜŞÜŞÜNÜŞÜŞÜŞÜNÜŞÜŞÜŞÜNÜŞÜNÜŞÜNÜŞÜŞÜNÜŞÜNÜŞÜŞÜNÜŞÜNÜŞÜNÜŞÜŞÜŞÜŞÜŞÜŞÜŞÜŞÜŞÜŞÜŞÜŞÜŞÜNÜ