Yüksek hızlı Data Acquisition Jitter'i Yeniden Üretmek için Gelişmiş Teknikler

Aperture Jitter'i Anlayın: Temeller

Aperture jitter – aynı zamanda aperture belirsizliği olarak da bilinir – örnekleyici bir sinyal-enerji dönüştürücü oranı (ADC) veya örnek-ve-hold devreleri. yüksek hızda veri satın alma sistemleri, hatta fotosaniyeler elde edilen sinyali ortadan kaldırır, yüksek çözünürlükte sinyal-to-noise oranı (SNR), daha düşük dinamik bir dizi (SFDR) ve daha düşük bir miktar (ENOB) ve daha düşük bir miktar (ENOB). Sistem bant genişliğine zorlanır.

jitter anlamak önemlidir, çünkü bir sinüsoidal frekansın sıfırlanmasında zor bir zemin oluşturur. ölçüm gürültüsünden farklı olarak, jitter daha yüksek çözünürlükle gelişmez; bu nedenle doğrudan giriş sinyalinin kesinti oranı frekansı aynı jitter için iki katına çıkarır, yüksek frekanslı kanallarda yüksek frekanslı kanallarda yüksek frekanslı bir gerilim hatası yaratır.

Aperture Jitter'in Kök Sebepleri

Aperture jitter, sistem içindeki birden fazla kaynaktan kaynaklanır:

Signal-to-Noise Oran (SNR) ve ENOB

İdeal ADC'nin teorik SNR, ölçüm gürültüsü ile sınırlıdır: 6.02N + 1.76 dB. Ancak, aperture jitter mevcut olduğunda, tam ölçekli sinüsoid için tam ölçekli bir sinüsoid için kullanılabilir SNR:

[FONT=0)SNR jitter[[Dönetici: 20|log10 (1 / (2 ⁇ f ⁇ [Dönetici:2)[Dönetici[Dönemli[Dönemli: 3 )

Bu denklem, verilen bir jitter değeri için, SNR'nin sayısal gürültüyü ölçmek yerine jitter tarafından hükmeddiğinin ötesinde maksimum frekans olduğunu ortaya koyuyor. Örneğin, 1 ps RMS jitter ile bir SNR yaklaşık 64 dB 100 MHz'de bir SNR var, ancak sadece dB 1 GHz'de dB. Pratik bir uygulama, 16 bit ADC'nin yüksek giriş frekanslarında daha az etkili bir miktar teslim edebileceğini gösteriyor.

Jitter Azalt için temel teknikler

Birperture jitter'i azaltmak için en etkili yaklaşım, aşırı bakım ile saat ve sinyal yolunu tasarlamaktır.Hiçbir işlem işleme işlemi büyük jitter tarafından yanlışlanan verileri tamamen kurtaramaz, bu kadar donanım seviyesindeki mitigation paramount.

Saat Kaynağı Seçimi ve Karakterizasyon

Doğru saat oscillatorunu seçmek ilk adımdır. 10 kHz'yi 20 MHz'e dahil etmek için özellikler:0)[Dönerli kristaller / dxXOs) ve [[Düzücüler[Döneticiler için) ve 50 fs RMS[Düzücükler için tipik bir bant genişliği (örneğin, yüksek frekanslarda düşük frekanslı yüksek frekanslı yüksek frekanslılar için, yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte.

Her zaman gerçek işletim koşullarında jitter özelliklerini doğrulayın: gerilim dalgalanması ve sıcaklık varyasyonları, sadece oscillator jitter çıktısında değil, birkaç kez jitterinsörin veya saat jitter.

Low-Jitter Saat Dağıtımı

Saat dağıtım ağı, ADC'ye sinyal bütünlüğünü korumalıdır. Tercih edilen CMOS saatlerine kadar sinyalizasyona karşı (DDD) veya HCSL (yüksek hızlı uçlu CMOS saatlerine) işaret eden uzunlukları korumak için kontrol edilir.Diferansiyel sinyaller yaygın olarak daha düşük elektromanyetik müdahaleye (EMI) Kontrolsüz izlenir ve kontrol edilebilir izler, minimum hızlar ve maçsız uzunluklar ile şarj edilir.

Çok-ADC sistemleri için, özel bir tampon ağacı ile paylaşılan bir saat kaynağı – kendi düşük doz LDO ile tampon – düşük katkı için tasarlanmış hassas saat fanı (tipik olarak 20 fs RMS'den) kullanır.

PCB Layout ve Shielding Best Practices

Fiziksel düzen ya titiz tasarlanmış bir saat yolunu koruyabilir veya yok edebilir: Bu yönergeleri izleyin:

Gelişmiş Saat Mimarileri

Temel teknikler yeterli olmadığında - çok yönlü bant genişliği oscilloskoplar veya yüksek hızlı iletişim alıcıları gibi -advanced saat devreleri ek jitter baskı sağlar.

Jitter Temizlik Aşamalı Halkalar (PLLs)

Bir jitter-temizleme PLL yüksek kaliteli, düşük frekanslı referans (tipik olarak temiz bir kristal) düşük frekanslı gürültüyü filtrelemek için yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek çözünürlükte yüksek frekans aralığına sahip olan yüksek frekanslı bir jitter ile uyumludur.

Anahtar tasarım gözlüğü: döngü filtre bileşenleri, yüksek çözünürlükte aşırı bant faz gürültü oluşturmadan daha düşük bir referans frekansına kilitlenmelidir - ne kadar, kesik borular, jitter üst düzeye kadar üst düzey sigma-delta modüllators ile dikkatlice yönetilmelidir.

Gecikmeli Halkalar (DLLs) kullanarak senkronizasyon

DLLs, gerçek zamanlı olarak giriş sinyaline örnek saat uyuyor, göreceli zamanlama hataları azaltır. PLLs'in aksine, DLLs, saat frekansını çoğaltmaz; tam olarak işlem sırasında örnek geçiş süresini kontrol etmek için ADC'ler ayarlar, yüksek seviyeli bir DLL birkaç ADC'ye uygun bir şekilde dağıtabilir.

Gelişmiş jitter iptali için bazı tasarımları, ölçüm hatalarına dayanan hızlı bir analog DLL'yi birleştirir (örneğin, korelasyon tabanlı bir algoritma). analog döngü doğruları koarse gecikmesi, dijital döngü iyileştirici hatalarına dayanan saat aşamasını düzeltirken – bir hibrit kapalı-looper compensator uygular.

Coherent Sampling ve Örnek Saat senkronizasyon

Coherent örnekleme, örnek saat frekansının, giriş sinyali frekansının tam anlamıyla birden çok olmasıdır, bir tampon boyut tarafından bölünmüş, örnekleme penceresini tam olarak periyodik olarak gerektirir. Eş zamanlı ilişkiler muhafaza edildiğinde, jitter-indüklenen hatalar rastgele gürültü katları olarak görünür, bu da dijital işleme yoluyla kaldırmak için daha kolay olabilir. ancak, çoklu-kırık sistemlerde eşgüdüm pencereyi korumak zorlanır ve genellikle giriş sinyalini izleyen frekans-agile PLLLL.

Zaman zaman-intereard ADC dizileri, kanal arasındaki göreceli jitter (skew) mutlak bir jitter olarak önemlidir.Abraw kalibrasyon devreleri - hem de çip DLLs ve kapalı zaman ölçümlerini kullanarak - 100 f'ün altına kanal zamanlama yanlış eşleşmeleri azaltır, dizileri tek bir eşdeğer ADC olarak orantılı bant genişliği ile çalıştırmaya olanak sağlar.

Post-Convers Digital Düzeltme Yöntemleri

Donanım önlemleri ilk savunma hattı oluştururken, dijital sinyal işleme daha fazla retorik jitter etkilerini azaltabilir. Bu teknikler özellikle mevcut sistemleri veya donanım kısıtlamaları ultra-düşük saatlerini önlerken değerlidir.

Zaman-Domain Interpolation and Re-sampling

Eğer jitter öncelikle sinyalle ilgili rastgele ve uygun değilse, bir grup arası apolasyon (TDC) her örnekin gerçek satın alma süresini ölçmek için kullanılabilir.Bu teknik, TDC kararının ardından, en iyi sonuçlar kullanarak bir TDC puanını tekrar tekrar tekrarlayabilir.

Resampling hesaplamak pahalı, bu yüzden gerçek zamanlı uygulamalar genellikle metre içi interpolasyon veya pencereli sinc filtreler gibi hızlı bir yaklaşım algoritmaları kullanır. Özel FPGA veya GPU hız, saniyede yüzlerce megasamples işletim için gerekli olabilir.

Jitter-Indük Gürültü için Uygun Filtreleme

jitter giriş sinyali ile ilişkilendirildiğinde (örneğin, güç tedariki dalgalanmaları veya deterministik haçlı bir geçişle), bir adaptif filtre rahatsızlıkları öğrenebilir ve çıkarır. Bu yöntem, giriş sinyali veya saat bölmesi ile tekrarlanan bir jitter enjekte etmek için iyi çalışır.

rastgele jitter için, uyarlanabilir filtreleme daha az etkilidir, çünkü gürültü tartışılmaz; ancak, bir veri bloğu boyunca uygulanan bir Wiener filtre, sinyalin bant genişliği sınırlıysa gürültüyü azaltabilir.

Sistem-Level Yaklaşımları

Birperture jitterin azaltılması sadece saat hakkında değil - tüm sinyal zinciri katkıda bulunur. Sistem mimarları çoklu dönüşümler boyunca dağıtan veya ortalama hata sağlayan stratejiler kullanabilir.

Oversampling ve hareketli

Bir faktör K tarafından girişin ve hareket eden ortalama filtrenin uygulanması, genel gürültü gücünün (örneğin, Kitter-indük gürültü dahil) bir K faktörü tarafından )0.5) (beyaz gürültü için) Bu, etkili bir çözüm sunar, ancak üst düzey bir jitter değerlerinin maliyetine gelir (örneğin, ≤5 ps RMS) Ayrıca, 4 × ile aşırılık 1 ila 2 ENOB'ye kadar geri dönüşümlüdür.

Pratik bir kılavuz: giriş sinyalinin frekansı içeriği ADC'nin Nyquist oranı altında iyiyse, oversampling artı averating, özel saat donanım gerektirmez basit ve düşük maliyetli jitter m tekniğidir.

Multi-Channel Intereard Systems ve Faz Mismatch

Zamanlı çoklu ADC'leri toplu örnekleme oranını artırmak için harekete geçmek yeni jitter zorlukları ortaya koyar: Her bir Intereard kanalı farklı bir saat skew ve farklı aperture jitter.Görüntü olmayan DAC'ler arasında yanlış bir şekilde, daha önce programlanmamış büyük bir hata algoritmaları oluşturmak – bir hatayla ilgili bir uyarıyı kullanarak – bir sinyale uygun bir şekilde ayarlayarak – en modern zaman çizelgesini en aza indirmek için.

Bu tür sistemleri tasarlarken, kanal kanal kanala çıkan tek bir master saatini kullanarak (her ADC'ye devre dışı bırakma gecikmeleri) kullanın.Görünen kalibrasyon özelliklerini veya dışsal bir FPGA tabanlı skewensatorunu kullanarak oturmaz.

Ölçme ve Geçerlilik Aperture Jitter

Doğru jitter ölçümü, bir tasarımın özellikleri ve geri kalan hata kaynaklarını teşhis etmesi için önemlidir. İki tamamlayıcı yaklaşım var: zaman-bölge ve frekans-bölge analizi.

Zaman-Domain Ölçümleri

Yüksek bant sapması, TDC'nin yüksek çözünürlükte (≥20 GHz) düşük bir optik sinüsoidal tonlama işlemine doğrudan doğrulanabilir ve ADC verisini yakalayabilir.Dönetici hatasını ideal bir sine uygun olarak hesaplar.

Dikkatli olun: ADC'nin kendi ölçümleme ve termal gürültü zemini minimum ölçülebilir bir jitter limiti sınırlamak zorundadır.Geçmiş 0,5 ps altında, sinyal amplitüdünün büyük olması ve giriş frekansının yeterince yüksek olması gerekir, böylece jitter-indüklenen hata diğer gürültü kaynaklarına hükmedebilir.Test sırasında ADC için düşük fazlı sinyal jeneratörü ve çok temiz bir güç tedarikini kullanın.

Frekans-Domain Analizi (Phase Gürültü ve Jitter Spectrum)

Özel bir faz gürültü analizörü kullanarak örnek saatin faz gürültü ölçümleri, entegre jitter'i doğrudan sağlar. jitter gücü ⁇ yoğunluğu tek taraflı (SSB) faz gürültü L(f) integral yoluyla elde edilir:

[FONT:0] [[DÜDÜDÜ:2][DÜDÜDÜ: 2)[0)[Üye: 4)[Üye: 4))[Üye Olmayanlar (DÜye)

L(f) lineer birimlerde ve denge frekansı faiz aralığı üzerinde entegre edilmiştir (tipik olarak 10 Hz'den 20 MHz'ye kadar iletişim sistemleri için veya hızlı ADC saatleri için daha yüksek). Frekans-bölge analizi, jitter kaynaklarının tespit edilmesi avantajına sahiptir: farklı dengeleme frekanslarında strüktürel jitter, güç tedarik dalgalanmaları veya çapraztalktan kaynaklanan kesinti veya geçiş değişiklikleri ile hedeflenebilir.

Tam bir sistem değerlendirme için, ADC çıktı spektrumunu temiz bir sinyal tarafından yönlendirildiğinde ölçülmelidir. taşıyıcının etrafındaki yan bantlar jitter-indük modulation ürünlerini ortaya koyar. Tüm jitter, bu yan bantların gücünü taşıyıcıya göre bütünleştirerek tahmin edilebilir.Bu yöntem, ADC verilerinin sadece bir FFT ile gerçekleştirilebilir.

Sonuç ve Pratik Öneriler

Aperture jitter, yüksek bantlarda veri satın alma performansına giderek daha fazla hükmeden kaçınılmaz bir fiziksel fenomendir. Mitigating it requires a multi-katlı yaklaşım: düşük-fazlı saat kaynakları, dikkatli dağıtım ve izolasyon, gelişmiş PLL/DLL saatleme, ve isteğe bağlı dijital düzeltme. tek bir teknik yeterli; en iyi sonuçlar analog giriş yolu olarak verildiği bütünsel bir tasarımdan gelir.

Mevcut tasarımlarda acil bir gelişme için, toplam jitter bütçesini değerlendirerek başlayın: ADC girişindeki saatin hızını ölçmek, SNR'ye katkısını hesaplamak ve veri özellikleri tahmin etmek için jitter kullanın. Sık sık basit bir saat tomurcuk değişimi veya daha temiz bir LDO, 2-3 dB SNR geliştirmeyi yüksek frekanslarda ölçebilir.Yeni tasarımlar için, her iki kez dekoupling ölçümler ile zaman yatırım zamanı (örneğin, ADS veya SPICE for hours ortalamaları) jitter.

Birperture jitter'i kritik bir sistem parametresi olarak tedavi ederek - sadece bir sonraki değil -mühendisler gerçek potansiyellerine yüksek hızlı veri satın alma sistemlerini zorlayabilirler, modern taleplere sahip sinyalleri ele geçirebilirler.