Роль апаратної прискорення в шифруванні

алгоритми шифрування є обчислювально інтенсивними, зокрема при обробці великих обсягів даних або обробки тисяч транзакцій на другий. Сучасні мікропроцесори інтегрують виділені апаратні акселератори для відвантаження криптографічних операцій з КПК, зменшення затримки та споживання енергії, значно покращуючи пропускну здатність. Ця підтримка рівня обладнання є критичною для реальних додатків, таких як відеоконференція, захищене веб-перегляд (TLS), повнодискове шифрування та шифрування бази даних у хмарних умовах.

AES-NI та суміжні інструктаційні набори

Розширений шифрування Intel Standard New Інструкція (AES-NI) є одним з найбільш широко прийнятих функцій прискорення обладнання в процесорах x86. Введений в 2010, AES-NI забезпечує шість нових інструкцій, які виконують AES округи — шифрування, розшифрування та розширення ключів — в один цикл годинника. Benchmarks показують, що AES-NI може прискорити операції AES за фактором 10 до 15 у порівнянні з програмно-тільки впровадженнями. AMD з наступними еквівалентними підтримкою в своїй архітектурі Piledriver. Ці інструкції тепер стандартні в більшості сервера, настільних та мобільних процесорів від обох постачальників.

За межами AES, Intel також пропонує розширення SHA (SHA-NI) для функцій хешів, які використовуються в перевірках цілісності та цифрових підписах. Розширення Crypto ARMv8-A (частина ARMv8-A) включає аналогічну підтримку обладнання для AES, SHA-1, SHA-256, модульну арифметику для операцій з громадськими під ключами. Процесори RISC-V, що використовуються в IoT та Edge пристроїв, мають криптографічну специфікацію розширення (Scalar Crypto), яка нормалізує прискорення для AES, SHA та інших примітивів.

Генератори випадкових чисел (HRNG)

Всі криптографічні протоколи залежать від непередбачуваних випадкових чисел для ключових поколінь, нездійснених та ініціаційних векторів. Програмні генератори псевдо-рандома (PRNG) вразливі до передбачуваності, якщо не висіваються належним чином. HRNG, іноді називаються істинними генераторами випадкових чисел (TRNG), збирання ентропії від фізичних явищ, таких як тепловий шум, годинниковий джиттер, або квантові ефекти. Вони інтегровані в мікропроцесорну гию та відповідають стандартам, таких як NIST SP 800-90A / B / C. Наприклад, Intel RDRAND[[F:2[F:3][F / JEL[D / JEL]

Довірені умови виконання (ТЕЕ)

Принциповий зсув в дизайні процесора - це поділ захищеного коду і даних в ізольовані середовища виконання. Довірені умови виконання (ТЕЕ) забезпечують апаратно-керамічну ізоляцію, яка захищає додатки від компромісних операційних систем або гіпервізорів. ЦЕЙ тепер інтегруються до мобільних пристроїв, хмарних серверів і автомобільних систем.

Розширення для захисту від Intel Software (SGX)

Intel SGX дозволяє додатки для створення зашифрованих регіонів пам'яті, які називаються застібками. Процесор дотримується контроль доступу, так що навіть привілееее програмне забезпечення не може читати або писати зашифровано пам'ять. Код всередині затискаючого працює з цілісністю та конфіденційністю, що робить SGX придатним для захисту цифрових прав управління (DRM), ключі шифрування та конфіденційні хмарні навантаження. Однак, SGX зіткнувся з повторними бокових каналів атак (наприклад, Foreshadow, SGAxe), які частково підірвали свої гарантії безпеки. Intel відповідав ревізії, як SGX2 і мікрокоди, але технологія залишається під активними дослідженням для загартування.

АРМАТДОН

ARM TrustZone, доступний в процесорах Cortex-A з 2004 року, розділяє систему на «нормальний світ» (багата ОС) і «секреційний світ» (ТEE). Процесор переключається між світами через режим монітора, а сигнали рівня автобусів запобігають нормально-світній периферії з доступу до захищеної пам'яті. TrustZone використовується в широкому діапазоні смартфонів для зберігання біометричних шаблонів, платіжних ресурсів і ключів DRM. Сучасні впровадження, такі як блок управління безпечною обробкою Qualcomm (SPU) і Apple's Secure Enclave (на основі основних ARM), розширення TrustZone з виділеним обладнанням для криптографічного та зберігання Tamp.

AMD Secure Encrypted Virtualization (SEV)

AMD SEV зашифрує віртуальну машину (VM) пам'ять прозоро використовуючи виділений процесор безпеки (AMD Secure Processor). Кожен VM отримує власний ключ шифрування, тому навіть гіпервізор не може розшифрувати пам'ять гостя. SEV-ES (Encrypted State) захищає реєстри процесорів, а SEV-SNP (Secure Nested Paging) додає перевірки цілісності для запобігання атак релей. Ця технологія широко прийнята хмарними постачальниками, такими як Azure і Google Cloud, щоб запропонувати конфіденційні обчислювальні середовища.

Безпечне зберігання ключів та надання

Шифрування є тільки міцним, оскільки захист самого криптографічних ключів. Мікропроцесори тепер включають в себе виділені безпечне зберігання і механізми надання механізмів запобігання ключових експлуатаціях.

Модуль платформи Trusted Platform (TPM) 2.0

TPM - це спеціальний модуль мікросхеми або прошивки (fTPM), який надійно генерує, зберігає та керує криптографічними ключами. TPM 2.0, стандартизований Trusted Computing Group (TCG), підтримує декілька криптографічних алгоритмів (RSA, ECC, SHA-256) та надає можливість атестації для перевірки цілісності системи. Сучасні процесори часто інтегрують fTPM безпосередньо в чіпсет або прошивку, зменшуючи вартість та підвищення швидкості. Наприклад, процесор безпеки платформи AMD (PSP) та технології довіри платформи Intel (Intel PTT) реалізують TPM 2.0 без додаткового обладнання. TPM є важливим для Windows BitLocker, Linux L

Забезпечити заготовки в споживчих пристроях

Apple's Secure Enclave Processor (SEP) є виділеним мікроконтролером з власним захищеним завантаженням, ROM і зашифрованою пам'яттю. Він керує Touch ID, Face ID і Apple Pay транзакцій, обробки ключових матеріалів і біометричних даних без розпуску їх на основну операційну систему. SEP використовує двигун AES, elliptic крива криптографічна крива (ECC), і виділені TRNG. Аналогічно, чіп безпеки Google на телефонах Pixel забезпечує безпечне середовище виконання для Android Verified Boot, фіксування екрана і тестування. Ці заготовки ізольовані апаратними брандмалями і не можуть бути доступні за допомогою процесора додатків.

Збагачення загроз і противаг

У якості мікропроцесорів стають більш потужними, атакуючі пристрої розвивають нові методи для вилучення секретів з апаратних засобів. Побічні атаки, несправність ін'єкцій і квантові обчислювальні загрози вимагають проактивних змін дизайну.

Побічні атаки

Інформація про витікання криптовалют через часові варіації, споживання енергії, електромагнітні викиди або вміст кешу. Спектр і розведення (2018) показали, що спекулятивне виконання в сучасних процесорах може витікати чутливі дані, що містяться в пам'яті ядра або інших процесах. Мітігації включають оновлення мікрокоду, програмні бар'єри (ФЕНЦ, реєстри контролю спекуляції), а апаратні редизайни, такі як Intel Спекулаційний магазин об'єктивний [FLT1] і АРМ контроль за перешкодами. Останні атаки, як Plundervolt[FLI[FLI[FLI][FLI][FLI[FLI][FLI[FLI[F2[F2[F2[FLI]

Пост-Quantum Cryptography (PQC)

Коб-редмети Кыби, які мають достатню кількість, будуть розірвати RSA і ECC за допомогою алгоритму Шор. Microprocessor-постачальники вже співуються з проектом NIST-Пост-Quantum Cryptography Standardization, щоб інтегрувати нові алгоритми, такі як CRYSTALS-Kyber (підтвердження клавіш) та CRYSTALS-Dilithium (цифрові підписи). Intel оголосила плани додавати рідну підтримку для PQC інструкції в майбутньому Xeon процесорів. ARM та RISC-V також є розширенням на основі приймача

Нормативно-правові стандарти та галузеві стандарти

Мікропроцесори, які використовуються в регульованих галузях, повинні відповідати стандартам, таких як FIPS 140-3 (U.S.), Загальні критерії (ISO / IEC 15408), і локальні закони захисту даних, такі як GDPR або CCPA. Наприклад, FIPS 140-3 Рівень 2 і вище вимагають тампер-вихідних покриттів і забезпечення ключової нуліфікації. Виробники обладнання часто подають свої процесори для сертифікації; Apple A-серії та M-серії чіпів, Intel Xeon Scalable, і AMD EPYC всі утримують сертифікацію FIPS 140-2 або 140-3 для своїх криптографічних модулів. TCG також публікує принципи, а також проміжки GlobalPlatform організації підтримує мобільні пристрої TEE, які підтримують активні пристрої TEE

Майбутнє Outlook

Траєкторія мікропроцесорних точок щодо глибокої інтеграції безпеки на рівні кремнію. Гомоморфне шифрування, яке дозволяє обчислювати на зашифрованих даних без розшифрування, все ще занадто повільне для практичного використання, але переваги від спеціальних акселераторів дослідження. Повністю гомоморфне шифрування (FHE) акселератори проявляються на FPGA і ASICs, а майбутні процесори можуть включати спеціалізовані блоки для міток на основі обчислень. Ще один тренд ] confidential обчислення, де всі системи пам'яті шифруються і віддалені інтенсиви, які використовуються в якості платформи Intel EdgeS

В кінцевому підсумку, мікропроцесорна галузь рухається в напрямку філософії «безпеки», де шифрування та конфіденційність даних не є додатковими болтовими функціями, але фундаментальними архітектурними властивостями. Як кіберзагроз стають більш складними, можливість мікропроцесорів для підтримки розширених протоколів шифрування та конфіденційності залишаться конкурентним диференціатором та технічним потребам кожного підключеного пристрою.

, див. інформацію про конкретні реалізації, див. Intel . Гуіденанс служби безпеки , ARM Архітектура безпеки Platform, і NIST Post-Quantum Crypto Project]