Розробка цифрових схем низької потужності є важливим для зменшення споживання енергії в електронних пристроях. У статті розглянуто основні методики та розрахунки, що використовуються для досягнення низької потужності в цифровому ланцюговому дизайні.

Техніка для дизайну низького живлення

Кілька методів можна використовувати для мінімізації споживання енергії в цифрових схемах. До них відносяться годинникові решітки, живлення та напруги скакалування. Годинники, що обертаються, відключає годинниковий сигнал до неактивних модулів, знижуючи динамічну потужність. Живлення відключає живлення до блоків свічок, зменшуючи статичну потужність. Напруга накидка зменшує напругу живлення, знижуючи загальне споживання енергії.

Розрахунок споживання електроенергії

Споживана потужність в цифрових схемах в першу чергу складається з динамічних і статичних компонентів. Динамічна потужність обчислюється за допомогою формули:

= α C load V]2] f

де α є коефіцієнтом перемикання активності, C є ємністю навантаження, V є напруга живлення, а f є частотою. Статична потужність залежить від струмів витоку і розраховується як:

Pstatic = Ileakage V]

Розглядання дизайну

При розробці низькопотужних ланцюгів важливо балансувати продуктивність і економія потужності. Зменшення напруги живлення може знизити потужність, але може вплинути на швидкість ланцюга. Використання декількох доменів дозволяє вибрати потужність, що занурюється. Додатково оптимізація схеми архітектури і вибору низьколегованих трансисторів сприяють ефективній потужності.

  • Годинник
  • Напруга лущення
  • Живлення
  • Низьковідкладні перетворювачі