Прохідний квест для мініатурації Transistor

Протягом десятиліть напівпровідникова промисловість звернулася до закону Мура, усадивши розміри транзисторів для фасування більше обчислювальної потужності в будь-які менші площі. Це безпроблемне масштабування дозволило смартфонам, хмарним серверам та акселераторам AI, які визначають сучасне життя. Однак, як і поперечні ворота довжиною підходять до атомної шкали, традиційного діоксиду кремнію (SiO2), що діелектричним елементом, що збільшує потужність розсіювання та деградації. Висока ефективність електропередачів дозволяє проводити різні матеріали, що дозволяють значно менші, ніж у динамічних матеріалах.

Чому діелектрика Matter в трансісторах

Капіталізація і засувка воріт

ТУТ [FLT] ТПВ[F1F1]

Проблемний проблем

Коли товщина SiO2 падає нижче ~ 1.5 нанометри, прямі тунельні струми стають неприйнятними. Електрон може перехрести ізолятор навіть коли слід відключати, відмерзання потужності та генерувати тепло. Відповідь галузі була знайти матеріал з більш високим k] значення так, що фізично товста плівка може забезпечити однакову товщину оксиду (EOT) як ультратонкий шар SiO2. EOT визначається як , зберігаючи (SiO2) = степ(КР) × k(SiO2)

Загальні діелектрики High‐k та їх властивості

Ключові матеріали

Електронний матеріал, що входить до складу, є високоефективним матеріалом, що містить динамічні сполуки, що містяться в сучасних логічних системах, є двооксидом оксиду оксиду цирконію (HfO2), з діелектричною констанцією близько 20–25, порівняно з 3.9 для SiO2. Інші видатні кандидати включають цирконієвий діоксид (ZrO2, ≈ 9–10), а оксид лантану (La2O3, k [F ] [[FT]T] [FLT[FLT[FT]] [[FT] [FT]]] [[FLTT] [[FLTT] [[FLTT]] [[FT] [[FLTT]]]]]] [[FLTT]] [[FLTT]]]]]]] [[FLT

Чому не просто використовувати матеріал з низьким рівнем палива?

Якщо низький струмок діелектрик виробляється більш товстим шляхом зменшення витоку, краплі ємності, а транзистор втрачає свою здатність швидко переключатися. Високотекові матеріали вирішують цю ділемму шляхом збереження ємності при при пригніченні тунелювання. Не менш важливо, багато діелектриків високого рівня закладаються за допомогою атомо-шарової депозиції (ALD), методики, що забезпечує атомо-рівневий контроль товщини та відмінну конформальність над складними тривимірними поперечними структурами, такими як FinFETs і брело-all‐around (GAA) наноталями.

Інтеграційні виклики: металеві ворота та інтерфейси

Понон і випуск заряду

Заміна SiO2 з високою ‐k діелектрикою не є простою заміною крапель. Високотекові матеріали часто мають нижню розрив енергетичної смуги і більш високу щільність трапляються станів в інтерфейсі з кремнієм. Ці пастки можуть захоплення носіїв, викликаючи порігові перепади напруги, зниження рухливості носіїв, і проблеми надійності, такі як нестійкість температури (BTI) і часо-залежна діелектрична поломка (TDDB). Щоб пом'якшити ці ефекти, виробники зазвичай вставляють ультратонкий міжфазний шар (often SiO2 або SiON, ~0.5-1 нм) між високою токою і кремніковим діелектриконним каналом.

Робоча функція Інженерно-металургійні ворота

Поліоміконові ворота несумісні з багатьма високотемпературними матеріалами через пінінг і відведення ферментів, які деградують продуктивність. Промисловість вирішило це шляхом перемикання металевих воріт з функціями ручних робіт. Для n‐type і p‐type MOSFETs різні метали (наприклад, TiAl для nFET, MoN або TiN для PFET) вибрані для встановлення правильної порогової напруги. Сттекти високого рівня / металеві (HKMG), введені Intel в 2007 році на 45 нм вузол, стали стандартом для всіх передових логічних процесів.

Технології виробництва

Атомічна депозиція шару (ALD)

ALD є кращим методом для відкладення високотемпературних діелектриків, оскільки він спирається на самовизначення поверхневих реакцій. Типовий цикл HfO2 використовує чергуючі впливи тетраків (диметиламіно)hafnium і водяної пари. Це дає можливість плівки рівномірністю через 300 мм вафель і всередині глибоко заглиблюваних властивостей. ALD також дозволяє точний контроль кіноком, що дозволяє утворення ternary оксидів або багатошарових (наприклад, HfZrO4) для оптимізації k і надійність.

Пост-реліз

Після ALD, високотемпературний ангінний крок (зазвичай в інертному амбіенті, як N2 або формування газу) використовується для конденсації плівки, зменшення дефектів щільності і поліпшення кристалічної стійкості. Кришталева фаза HfO2 сильно впливає на її дозвіл: моноклінікана фаза (кон після депозиції) має k]] ≈ 17, тоді як тетрагональна або кубічна фаза може досягати k] > 30. Контрольований ангінал може сприяти бажаній фазі, але надмірний бюджет може бути теплонозований, але надмірний.

Механізми релігування та деградації

Інстабіціональна проникність (BTI)

Під тривалим стресом напруги воріт, зарядка в високоточному шарі викликає поступове зсув в порогу напруги. Це особливо важко для пристроїв PMOS під негативними зносами (NBTI). Висока щільність претерморозвідувальних пасток в HfO2 відносно SiO2 робить BTI критичним занепокоєнням. Дослідники слідують кисневим шліфуванням техніки і азоту, що зменшує щільність пастки.

Часом депендент діелектричний відбиття (TDB)

Також відомий як розбиття оксиду, TDB обмежує термін служби трансистора. У стеках високого класу, розбиття проходить через утворення перекриття доріжки як у високоточних, так і міжфазних шарах. Статистичні моделі, такі як розподіл Weibull використовуються для прогнозування коефіцієнтів збiв, а також покращення процесу — так, як оптимiзування співвідношення товщини подвійного шару — розширення запасів надійності.

Майбутні напрямки: поза конвенційним High‐k

Фероелектрична HfO2 і негативна ємність

Неочікуване відкриття в 2010-х роках було те, що певні кристалічні фази HfO2 (ортоглобичного) експонують фероелектричність. Це відкриває двері для негативних ємнісних перетворювачів, де фероелектричний перемикач може посилити напругу воріт і включити суб‐60 мВ / декади перемикання (потужність Boltzmann). Фероелектричний HfO2 вже використовується в фероелектричних випадкових сховищах (FeRAM) прототипів, і логічні програми активно досліджуються.

High‐k на 2D матеріали

Двовимірні напівпровідники, як MoS2 і WSe2 пропонують кінцеву лінійку каналів (одний атомічний шар) і обіцянку продовжували масштабування за межі кремнію. Однак, задаючи високотеку діелектрика на поверхні 2D без пошкодження крихкого шару або створення занадто багато пасток для інтерфейсу залишається проблемою. Останні роботи з використанням висівених ALD і молекулярно-шарової депозиції (MLD) показує прогрес, і поєднання 2D каналів з високотека шлюзаторами може продовжити Закон Мура на інший декап.

Альтернативні кандидати високого рівня

Матеріали, такі як LaLuO3, AlScN, і BaTiO3, підлягають дослідженню для їх ультра-високих дозволів або нових властивостей. Для логіки основне завдання полягає в тому, щоб натиснути EOT нижче 0.5 нм при збереженні витоку в допустимих межах. Це вимагає не тільки високої k, але і досить великий розрив смуги (>5 eV) і сумісності з тепловими бюджетами CMOS.

Висновок

[Електронний ресурс]: HLTF2 [Електронний ресурс]