ভিএইচডিএল (ভিএইচসি হার্ডওয়্যার ক্রিপশন) হচ্ছে একটি শক্তিশালী ভাষা যা বিভিন্ন স্তরে ইলেক্ট্রনিক সিস্টেম ব্যবহার করে থাকে। এটি হার্ডওয়্যার জেনারেটরের (আরজিএস) ডিজাইন করার জন্য বিশেষ করে কার্যকর। হার্ডওয়্যার জেনারেটরের মতো ডিজিটাল জেনারেটর (আরজিএস) ব্যবহার করা যায় এমন পদ্ধতি যা ক্রিপ্টন-ভিত্তিক আরএনজিএনজিএনজিডিআইআর-এর অত্যন্ত জরুরী, যা কিনা অত্যন্ত গুরুত্বপূর্ণ, এবং নিরাপদে যোগাযোগ ব্যবস্থা।

VHDL এবং RNGs এর পরিচিতি

VHDL ইঞ্জিনিয়ারদের ডিজিটাল সিস্টেমের আচরণ এবং কাঠামোর বর্ণনা করতে দেয়। একটি হার্ডওয়্যার আরএনজি (RNG) ডিজাইন করার সময় ভিএইচডিএল সরাসরি হার্ডওয়্যারের জটিল অ্যালগরিদম প্রয়োগের টুলসমূহ সরাসরি কার্যকর করতে, দ্রুত ও নিরাপদ সংখ্যা দ্বারা তৈরি করা এবং তা আরো নিরাপদ করা সফটওয়্যার ভিত্তিক পদ্ধতির তুলনায় আরো বেশী সংখ্যক উপাদান সরবরাহ করতে পারে।

VHDL এর মাধ্যমে হার্ডওয়্যার আরএনজি ডিজাইন করা হচ্ছে

হার্ডওয়্যার আরএনজিএসের মূল চিন্তা হলো শারীরিক বিস্ময়করতা, যেমন ইলেক্ট্রনিক শব্দ ব্যবহার করা, যা কোন কিছুর বিট বিট তৈরি করা সম্ভব। ভিএইচএল এ, এই ধরনের শারীরিক প্রক্রিয়াকে অনুকরণ বা প্রয়োগ করা যায় এমন নির্দিষ্ট মডিউল ব্যবহার করা যাবে। সাধারণ পদ্ধতিগুলোতে রিংস্পার্ট, রিংস, কিংবা শব্দকোষ ব্যবহার করে।

RNG এর জন্য মৌলিক VHDL কাঠামো

আরএনজি এর জন্য একটি আদর্শ ভিএইচডিএল ডিজাইন এর মধ্যে রয়েছে:

  • নিয়ন্ত্রণ সিগন্যালের জন্য ইনপুট পোর্ট
  • অভ্যন্তরীণ রাষ্ট্রের জন্য সংকেত
  • র‍্যাপ অ্যাক্‌শনে যে প্রসেসগুলি সম্ভব হবে
  • যথেচ্ছ বিট অনুযায়ী সংরক্ষণের উদ্দেশ্যে আউটপুট পোর্ট

উদাহরণস্বরূপ: VHDL-র সহজ XRNG

একটা সাধারণ পদ্ধতি হলো এক্স-আর-এল অ্যালগরিদম যা হার্ডওয়্যারে প্রয়োগ করা সহজ। নীচে একটি মৌলিক ভিএইচডিএল উদাহরণ:

[[[F][FLT][FLT] এই উদাহরণটি শিক্ষা উদ্দেশ্যের জন্য এবং ক্রিপ্টলিক র‍্যাপিড- গুলো ডি. এন. এস. এল. - র র র র‍্যাপার্ট তৈরি করে না ।

[[F][0]:[FO]

[[F]VHDL কোড:[L]

dccr BAR ovdlerdle rezeng (বা পোর্ট; পুনরায় পুনরায় নির্ধারণ করুন); stricationdy; : dy BAR use my ccented ccentifi BAR sepered; শেষে শেষে ccmerd ccentify

[[F] [F] topic]:[F]

dccdivdi rezdi rezedi-র ধরন একটি সংকেত : sodi r re perserdepered :: soundered properedierdy : 0(1) 0(1), scrpustify(1); overmolumpers) '10' -র মান '10' (1); পরে স্বয়ংক্রিয়ভাবে শুরু করা হবে; পরে স্বয়ংক্রিয়ভাবে বীজ উৎপাদন করা হবে; পরে : sep((ep; overmpub) (10); over p8' -র মান '0 (ep8 BAR p8)

RNG এর জন্য ভিএইচডিএল ব্যবহার করে প্রাপ্ত তথ্য

ভিএইচডিএল-এর আরএনজিএস এর ডিজাইন বেশ কিছু সুবিধা প্রদান করেছে:

  • বাস্তব সময়ের জন্য উচ্চ-স্s র্‌যায় সঞ্চালিত কর্মের পরিমাণ
  • FPGA অথবা AcI নকশার বৃহৎ অংশে একত্রিত করা
  • মডেল এবং শারীরিক বিস্ময়কর বিস্ময়কর ঘটনাগুলো সঠিকভাবে পরীক্ষা করার ক্ষমতা
  • পরিবর্তনের বিকেন্দ্রিত এবং সহজকরণ

অন্তর্ভুক্ত

VHDL হার্ডওয়্যার নির্ভর করার জন্য একটি নমনীয় এবং শক্তিশালী প্লাটফর্ম সরবরাহ করে। যদিও এক্সআর্র-এর মতো সহজ অ্যালগরিদমগুলি সহজে প্রয়োগ করা যায়, আরো জটিল শারীরিক শব্দ উৎসকে সাজানো যায় উচ্চ মানের জন্য।