Table of Contents
مبدل های آنالوگ-to-Digital (ADCs) ستون فقرات سیستم های اندازه گیری خطی با دقت بالا هستند، از ابزار دقیق پزشکی تا کنترل پردازش صوتی و صنعتی بالا، معماری منحصر به فرد آنها از طریق بیش از حد اندازه گیری و شکل گیری صدا، اما حفظ این قطعنامه نیاز به خط مشی استثنایی دارد.
درک خطی بودن در Sigma-Delta ADCs
خطی بودن در یک تنظیم کننده ADC توصیف می کند که چگونه کد خروجی دیجیتال با ولتاژ ورودی آنالوگ در سراسر محدوده ورودی کامل مطابقت دارد. دو معیار کلیدی برای تعیین تفاوت غیر خطی (INL) و عدم خط سیگنال غیر خطی به ویژه انحرافات سیگنال پایین (DNL) انحراف عملکرد انتقال واقعی از یک خط انحراف مستقیم ایده آل را اندازه گیری می کند، در حالی که DNL خطای یکنواختی را در هنگام تنظیم سیگنال های سیگنال های سیگنال بالا یا برابر آن، ضبط می کند.
منابع اولیه عدم خطیر در سیگما-دلتا ADCs عبارتند از:
- [[۱] [۱۰] [۱] [۱۰] [۱] [۱۰] [۱]]] [۱] [۱]] - در تعدیلات با دستور کم، خطای تعیین کننده می تواند با ورودی ارتباط برقرار کند، تولید خطوط بی انتها.
- نقص مدار [FLT 1] - عدم خط مشی در تقویت کننده های عملیاتی، خازن ها، سوئیچ ها و بافرهای مرجع تحریف را معرفی می کنند.
- [[۱] [۱۰] [۱۰] [۱۰] [۱۰] [۱]] [۱]]] - در بی حسی های خاموش کننده، ناسازگاری بین خازن های واحد، خطاهای وابسته به سیگنال را ایجاد می کند.
- قفل jitter - تغییرات تصادفی در نمونه های فوری تبدیل به سر و صدا و تحریف هارمونیک، به ویژه در فرکانس های بالا.
پرداختن به این منابع به طور سیستماتیک برای رسیدن به سطح دقت 16 تا 24 بیتی مورد نیاز در وزن دقیق، خرید داده ها و رابط های سنسور ضروری است.
منبع های کلیدی عدم خطی
عدم تطابق و تزریق شارژ
عایق های سوئیچ شده وابسته به نسبت دقیق خازن ها هستند. تحمل های پارچه باعث ناسازگاری تصادفی می شود، که منجر به به به دست آوردن خطا و عدم خط کشی می شود. تزریق شارژ از سوئیچ های MOS بیشتر انتقال شارژ را تحریف می کند، به ویژه به عنوان تغییرات ولتاژ ورودی. تکنیک های تطبیق پویا (DEM) می توانند ناسازگار را کاهش دهند، اما پیچیدگی در دامنه دیجیتال را معرفی می کنند.
تقویت کننده غیر خطی
تقویت کننده عملیاتی Integrator (op-amp) باید به شدت بالا برد حلقه باز و پهنای باند کافی برای حل دقیق در یک مرحله ساعت داشته باشد. Finite باعث به دست آوردن خطا می شود؛ مقاومت خروجی غیر خطی باعث ایجاد تحریف هارمونیک می شود. برای طرح های با خط بالا، فرمت های اغلب با افزایش ساختارهای یا کاتتر، و تکنیک های طرح ریزی به حداقل رساندن خازن طراحی شده اند.
عدم توافق
در چند بیتی ریدایرکت های سیگما-دلتا، همدست کننده های داخلی سنجنده یا فلش ADC از ناسازگاری و هیپنوتیزم رنج می برند، این نقص ها مناطق مرده یا ولتاژ آستانه ناهموار ایجاد می کنند، معرفی هر دو DNL و خطاهای INL. کالیبراسیون و پیش از اصلاح کمک به کاهش این اثرات.
مرجع ولتاژ و نویز عرضه
ولتاژ مرجع داخلی ADC و ریل های تامین برق باید به طور استثنایی تمیز باشد. ریپل یا حرکت حرارتی بر روی مرجع به طور مستقیم به منظور به دست آوردن خطا و تحریف است. تنظیم کنندگان کم و کم هزینه، شبکه های تخریب و حلقه های محافظ شیوه های استاندارد هستند.
استراتژی های بهبود خطی
تکنیک های Dither
Dither شامل اضافه کردن یک سیگنال تصادفی کوچک و غیر قابل اعتماد (معمولا در سطح LSB) قبل از سنجه است.این باعث می شود که خطای تعیین کننده از ورودی، شکستن خطوط بی کار و کاهش تحریف هارمونیک شکل دیترمی (Dtherform) آنالوگ باشد - تزریق شده از طریق یک منبع فعلی دقیق - یا دیجیتال، که در آن یک توالی شبه-random به دقت اضافه شده است تا خروجی را کاهش دهد، در حالی که باعث کاهش نویز جزئی می شود.
۲- کالیبراسیون و اصلاح دیجیتال
کالیبراسیون دیجیتال جبران غیرایده آل های آنالوگ با تنظیم ضریب یا شرایط اصلاح در زمان واقعی است: دو روش مشترک عبارتند از:
- ] کالیبراسیون پیش زمینه - در طول راه اندازی یا حالت های بیکار انجام می شود، یک سیگنال آزمون شناخته شده اعمال می شود و انحراف برای محاسبه پارامترهای اصلاح اندازه گیری می شود.
- کالیبراسیون پس زمینه - به طور مداوم پارامترهای را در طول عملیات عادی با استفاده از همبستگی یا تزریق یک تن خلبان کوچک تنظیم می کند. کالیبراسیون پس زمینه برای برنامه های مورد نیاز دقت بدون وقفه در دما و پیری ضروری است.
الگوریتم های اصلاح دیجیتال همچنین می توانند با ذخیره وزن اندازه گیری شده و اعمال اصلاح FIR-like پس از فیلتر تصمیم گیری، جبران کنند. [۳] برای مطالعه بیشتر در کالیبراسیون دیجیتال در سیگما-delta ADCs، ببینید Analog دستگاه های فنی در تکنیک های کالیبراسیون [FLT: ۱].
۳- بهبود های متابولیک اصلاح کننده
دانلود بازی High-Order Noise Shaping
افزایش سفارش تنظیم کننده باعث می شود تا صدای بیشتری از گروه مورد علاقه، کاهش خطای درون باند و نیاز به اجزای آنالوگ بسیار خطی باشد، با این حال، ثبات بیشتر به چالش می کشد. (MASH) توپولوژی ها صدای quantization را در سراسر حلقه های متعدد توزیع می کنند و آنها را به صورت دیجیتال، دستیابی به عالی خطی بدون نگرانی های ثبات.
چند بیتی Quantizers
جایگزینی یک سنج تک بیتی با یک سنج چند بیتی (به عنوان مثال، 3 بیتی یا 4 بیتی) اندازه گام را کاهش می دهد و به طور ذاتی خطی را با کاهش دامنه خطای سنجش کننده بهبود می بخشد.D. الگوریتم های ناسازگار مانند یک روش معاملاتی استفاده می شود.
تغذیه رو به جلو در مقابل Topology بازخورد
معماری های پیش رو تغذیه نوسانات سیگنال را در خروجی های درونگرا کاهش می دهد، کاهش اعوجاج از عدم خطی بودن پردازش.ت بالاژ بازخورد ثبات ذاتی بهتری را ارائه می دهد، اما نیاز به نوسانات سیگنال بزرگتر دارد.
بهینه سازی های مدار-Level
در سطح ترانزیستور، چندین تکنیک خطی را افزایش می دهند:
- سوئیچ های بوتستر شده [FLT 1] - نگه داشتن ولتاژ ثابت منبع در هنگام نمونه برداری، کاهش تغییرات مقاومت و شارژ تزریق.
- [در این میان] [در این باره]، [، [در این صورت] [در این صورت] [در این صورت] [و]]] [و]] [به صورت]]] [و]]]] [به [و]]]] [و [در] [و]]]]] [به [و] [و] [در [و] [و [و] [و]] [و [در [و] [و [و] [در [و] [و] [در [و] [و] [و] [و]] [در [و] [و]]]]]]]] [در [در [و] [و [و] [و [و [در [در [و] [و]]]] [و] [و] [و]]]]]]]] [و] [در [در [و]]]]]] [و] [از [به] [به [در [و] [در [در [و [در [در [و] [و] [در [و] [و] [و] [و [و [و
- بازخورد مشترک (CMFB) تثبیت - اطمینان حاصل کنید که ولتاژ رایج حالت بی نظیر باقی مانده است، جلوگیری از تحریف.
- [[۱] [۱۰] [۱] [۱۰]] - آرایه های خازن و مسیرهای سیگنال های مختلف مطابقت دارند، به حداقل رساندن جبران سیستماتیک و ناسازگاری.
۵- ملاحظات سیستم-Level در نظر گرفته شده
خطی بودن صرفا یک مشکل آنالوگ نیست؛ طراحی سیستم نقش مهمی ایفا می کند.
- [FLT 1] - استفاده از PLL های کم عمق یا نوسانات کریستال خارجی حساس به ساعت است زیرا عدم اطمینان نمونه گیری را معرفی می کند.
- انزوای عرضه - راه آهن آنالوگ و عرضه دیجیتال را با مهره های فریت و تنظیم کنندگان کم تراکم (LDOs) جدا کنید.
- مدیریت حرارتی - گرادیان دما در سراسر تراشه باعث تغییر بی نظیر توزیع دما و سنسورهای دمای داخل تراشه می شود.
- بهترین شیوه ها - اجتناب از مسیریابی سیگنال های دیجیتال در نزدیکی گره های آنالوگ حساس.استفاده از حلقه های محافظ و N-well عمیق برای جدا کردن سر و صدا بستر.
تکنیک های پیشرفته: Dynamic Element Matching و Data-Weighted Averaging
برای چند بیتی سیگما-delta ADCs، خطی بودن DAC (خطای) اغلب تنگنا است. Dynamic Element تطبیق (DEM) استفاده از عناصر واحد DAC (منابع فعلی یا خازن) را به طور چشمگیری بهبود می بخشد؛ به طوری که خطاهای ناسازگار به نویز باند گسترده تر تبدیل می شوند به جای تحریف داده پیشرفته (DWA) یک الگوریتم پایه ای است که می تواند از آن استفاده کند.
نتیجه گیری
دستیابی به خطی خطی در سیگما-delta ADCs برای برنامه های با دقت بالا (LT) نیاز به یک رویکرد چند وجهی دارد.افزایش تنظیم تنظیم، استفاده از چند بیتی سنج با الگوریتم های DEM، اضافه کردن دیتر، پیاده سازی کالیبراسیون دیجیتال و بهینه سازی مدارهای آنالوگ همه به کاهش تحریف و بهبود اقدامات سیستم / L کمک می کند.