مصرف برق یک عامل مهم در سیستم های دیجیتال مبتنی بر FPGA است، به ویژه برای برنامه های قابل حمل و کارآمد انرژی. پیاده سازی استراتژی های بهینه سازی قدرت موثر می تواند طول عمر دستگاه را گسترش دهد و هزینه های عملیاتی را کاهش دهد.این مقاله تکنیک های رایج مورد استفاده برای بهینه سازی قدرت در طرح های FPGA را بررسی می کند.

Dynamic Power Loss

قدرت پویا در درجه اول به دلیل تغییر فعالیت در تکنیک های FPGA است، مانند ساعت گرم کردن و شیوه های طراحی آگاه قدرت به حداقل رساندن ساعت های غیر ضروری به ماژول های غیر فعال، کاهش قدرت تغییر و مصرف کلی کمک می کند.

ولتاژ و مقیاس فرکانس

تنظیم ولتاژ عرضه و فرکانس عملیاتی می تواند به طور قابل توجهی کاهش استفاده از قدرت را کاهش دهد. کاهش ولتاژ و میزان فرکانس در طول دوره های فعالیت کم، قدرت پویا را بدون به خطر انداختن عملکرد سیستم، هنگامی که سرعت کامل غیر ضروری است، کاهش می دهد.

بهینه سازی منابع

استفاده از منابع کارآمد شامل بهینه سازی منطق، حافظه و مسیریابی برای به حداقل رساندن منطقه فعال FPGA است. تکنیک ها شامل استفاده از خانواده های کم قدرت FPGA، بهینه سازی سنتز منطق و کاهش عناصر منطق غیر ضروری است.

ابزار مدیریت قدرت

  • ابزار برآورد قدرت و تجزیه و تحلیل
  • سازنده و قرار دادن قدرت
  • زمان نظارت بر قدرت
  • ولتاژ پویا و مقیاس فرکانس (DVFS)