Table of Contents
بهینه سازی دروازه های منطق برای مدارهای دیجیتال کم ولتاژ برای کاهش مصرف انرژی و بهبود بهره وری ضروری است.این فرآیند شامل انتخاب طرح های مناسب دروازه و تنظیمات است که به طور قابل اعتماد در سطوح ولتاژ کاهش می یابد.
اصول طراحی منطق پایین-Voltage
طراحی دروازه های منطقی برای عملیات کم ولتاژ نیاز به درک مبادلات تجاری بین قدرت، سرعت و حاشیه های سر و صدا دارد. ولتاژ پایین مصرف برق را کاهش می دهد، اما همچنین می تواند منجر به کاهش سرعت تغییر و افزایش حساسیت به سر و صدا شود.
اصول کلیدی شامل به حداقل رساندن ولتاژ آستانه، بهینه سازی جریان های رسوبی ترانزیستور و کاهش جریان های نشتی است.این تنظیمات به حفظ سطح منطقی قابل اعتماد و تغییر عملکرد در ولتاژهای کاهش عرضه کمک می کند.
تکنیک های بهینه سازی دروازه
چندین تکنیک برای بهینه سازی دروازه های منطق برای مدارهای کم ولتاژ استفاده می شود:
- [[۱] [۱۰] ترجمه گر [[۱۰] [[۱۰]]] [[۱۰]]] [۱]] [۱]] تنظیم عرض های ترانزیستور برای تعادل قدرت و نشت درایو.
- تنظیم ولتاژ: [FLT 1] استفاده از ترانزیستورها با ولتاژ آستانه پایین برای بهبود تغییر در ولتاژ پایین.
- [در این باره] [از این رو] قدرت [از دست دادن]: [[[۱]] [[۱۰]] [۱] [۱] [۱]] [۱]] [۱] [۱۰] [۱] [۱] [۱۰] [۱] [۱] [۱] [۱] [۱] [۱] [۱] [۱] [۱] [۱] [۲] [۲] [۳] [۵] [۲] [۱] [۲] [۵] [۱] [۱] [۱] [۲] [۱] [۱] [۱] [۲] [۲] [۲] [۱] [۱] [۱] [۱] [۱] [۱] [۱] [۱] [۱] [۲] [۱] [۱] [۱] [۱] [۱] [۱] [۲] [۲] [۲] [۲] [۱] [۱] [۱] [۱] [۱] [۱] [۱] [۱] [۳] [۲] [۲] [۲] [۲] [۲] [۲] [۲] [۲] [۱] [
- ] انتخاب خانواده منطقی: انتخاب خانواده های منطقی مانند CMOS یا انواع کم ولتاژ برای عملکرد بهتر.
نمونه های پایین-Voltage Logic Gates
مثال های رایج شامل درب های اصلاح شده CMOS است که به طور خاص برای عملیات کم ولتاژ طراحی شده اند.این دروازه ها اغلب شامل تنظیمات ولتاژ آستانه و تکنیک های تقویت کننده ترانزیستور برای حفظ عملکرد در ولتاژ به عنوان پایین 0.8V می شوند.
به عنوان مثال، یک دروازه ی NAND با کاهش اندازه های ترانزیستور و ولتاژ آستانه، اطمینان از تعویض قابل اعتماد در هنگام به حداقل رساندن مصرف برق، می تواند اجرا شود.