مدارهای ضد، اجزای اساسی در برنامه های FPGA هستند که برای شمارش رویدادها، ایجاد سیگنال های زمان بندی و ایجاد تاخیر استفاده می شوند.طراحی هر دو ناهمزمان و مقابله های ناهمزمان نیازمند درک تفاوت ها و روش های پیاده سازی آنها است.این راهنما یک رویکرد گام به گام برای طراحی این شمارنده ها به طور موثر فراهم می کند.

Synchronous

شمارنده های ناهمزمان حالت خود را به طور همزمان در یک لبه ساعت به روز می کنند، این باعث می شود آنها قابل پیش بینی تر و آسان تر کنترل شوند.این طراحی شامل استفاده از رفلکس های متصل به یک پیکربندی خاص برای شمارش در دودویی یا دیگر توالی ها است.

گام های طراحی یک شمارنده ناهمگون:

  • ترتیب شمارش و تعداد بیت های مورد نیاز را تعیین کنید.
  • نوع فلور های کشویی (به عنوان مثال، D، T، JK) را انتخاب کنید.
  • طراحی منطق ترکیبی برای ورودی های کشویی بر اساس حالت فعلی.
  • سوئیچ های اتصال در سری، اطمینان حاصل کنید که هر خروجی تلنگر در صورت نیاز، مرحله بعدی را تغذیه می کند.
  • پیاده سازی مدار و تأیید عملیات آن از طریق شبیه سازی

Asynchronous ضدs

شمارنده های ناهمزمان، که به عنوان شمارنده های موج شناخته می شوند، حالت های خود را به طور متوالی به روز می کنند.تغییر خروجی منحنی معکوس باعث می شود که منحنی بعدی، باعث ایجاد یک اثر ساده تر اما کمتر قابل پیش بینی تر از شمارنده های ناهمزمان است.

گام های طراحی یک شمارنده ناهمگون:

  • در مورد تعداد بیت ها و توالی شمارش تصمیم بگیرید.
  • اتصال فلش در سری، با هر سوئیچ-Flop که توسط خروجی قبلی ایجاد شده است.
  • • پیچ و خم را به روی هر پالس ساعت بکشید.
  • مدار را از طریق شبیه سازی تست کنید تا رفتار شمارش صحیح را تضمین کنید.

مقایسه و برنامه های کاربردی

شمارنده های ناهمزمان برای برنامه های با سرعت بالا به دلیل زمان قابل پیش بینی خود ترجیح داده می شوند. شمارنده های همزمان ساده تر و مناسب برای کارهای با سرعت پایین هستند که در آن پیچیدگی و سرعت کمتر حیاتی هستند.

انتخاب بین این دو بستگی به الزامات خاص برنامه FPGA، از جمله سرعت، پیچیدگی و مصرف برق دارد.