تأخیر در منحنی زمان برای تغییر در ورودی برای تاثیر بر خروجی است.این یک پارامتر مهم در طراحی مدار دیجیتال است که بر سرعت و عملکرد کلی سیستم تأثیر می گذارد.این راهنما یک فرایند روشن و گام به گام برای محاسبه تأخیر در flops معکوس فراهم می کند.

دانلود بازی Inagation Delay

در این هنگام، به طور معمول از نقطه ای که خروجی پس از تغییر در ورودی تثبیت می شود، اندازه گیری می شود: (FLT:0t [FLT2] [FLT6] [FLT3] [FLT6] (propagation Delay for a low-to-high Transition] و [F] [F2] [F] [F2] [F2]

مراحل برای تاخیر در تبلیغات Calculate

  • [[ویرایش] [۱] [۱۰] [۱] [۱] [۱] [۱۰] [۱] [۱] [۱۰] [۱] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۳] [۱۰] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۱۰] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۱۰] [۱۰] [۱۰] [۳] [۳] [۳] [۳] [۳] [۳] [۱۰] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۳] [۱۰]
  • [در این باره] تغییر در ورودی را آغاز کنید: [[۱] [۱۰] [۱] [۱] [۱] یک انتقال ورودی شناخته شده را معرفی کنید و پاسخ خروجی را مشاهده کنید.
  • تأخیر را به تعویق انداخت؛ تفاوت زمان بین لبه ساعت و خروجی به 50٪ از ارزش نهایی آن رسید.
  • [[ویرایش] [۱] [۱۰] [۱۰] [۱۰] [[۱۰]] [[۱۰]] [[۱۰]]] [[۱۰]] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۳] [۱۰] [۱۰] [۳] [۱۰] [۱۰] [۱۰] [۳] [۱۰] [۱۰] [۱۰] [۱۰] [۳] [۳] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۳] [۱۰] [۳] [۳] [۱۰] [۳] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۱۰] [۳] [۱۰] [۱۰] [۱۰] [۱۰] [۳] [۱۰] [۱۰] [۳] [۳] [۱۰] [۲] [۱۰] [۱۰]

مثالی از Calculation

فرض کنید که یک بار از آن استفاده کنید (FLT:0)[[FLT] [FLT=] [FLT=2] PHL [FLT: [2] [F [2] [F] تأخیر انتشار متوسط محاسبه شده است.

[[ویرایش] [[[ویرایش] [FLT=] [FLT=] [FLT2] / 2 = (10 ns + 12 ns] / 2 = 11 [F ] [F ]