طراحی مدارهای منطق خطا- تحمل برای برنامه هایی که قابلیت اطمینان و ایمنی حیاتی هستند، ضروری است.این مدارهای برای ادامه عملکرد درست، حتی زمانی که برخی از اجزای شکست خورده یا تولید خطا هستند، تحمل سیستم را تقویت می کند و خطر شکست فاجعه بار را کاهش می دهد.

اصول تحمل خطا در مدارهای منطق

مدارهای تحمل کننده شامل استراتژی های طراحی است که شناسایی، انزوا و خطاهای صحیح را انجام می دهند.این استراتژی ها شامل قرمزی، مکانیسم های تشخیص خطا و ویژگی های خود اصلاحی هستند.هدف این است که عملیات مداوم را علی رغم خطاهای موجود در اجزای فردی تضمین کند.

تکنیک های دستیابی به تحمل خطا

چندین تکنیک برای افزایش تحمل خطا در مدارهای دروازه منطق استفاده می شود:

  • ردموندی قراردادی (TMR): با استفاده از سه مدار یکسان و رأی اکثریت برای تعیین خروجی صحیح.
  • کد های تشخیص گمراه کننده: [FLT 1] بررسی و بررسی برای شناسایی خطا.
  • مداران خود-checking: [FLT 1] مدارهای طراحی شده که می توانند عملکرد صحیح خود را تأیید کنند.
  • [[۱] [۱۰]: [[۱۰]] [۱]] [۱]] استفاده از پیکربندی های مدار که از خطا در خروجی جلوگیری می کند.

بررسی طراحی برای برنامه های انتقادی

هنگام طراحی مدارهای منطق عدم تحمل برای کاربردهای بحرانی، مهندسان باید عواملی مانند پوشش خطا، مصرف برق و پیچیدگی مدار را در نظر بگیرند که این عوامل تضمین می کند که سیستم بدون استفاده از منابع بیش از حد قابل اعتماد باقی می ماند.

تست و اعتبار برای تایید تحمل خطا بسیار حیاتی است. سیمینگ سناریوهای مختلف خطا به شناسایی آسیب پذیری ها و بهبود طراحی قبل از استقرار کمک می کند.