مدارهای منطق تحمل خطا برای ادامه عملکرد صحیح طراحی شده اند، حتی زمانی که برخی از اجزای شکست خورده اند، استفاده از دروازه های NAND و NOR که دروازه های منطقی جهانی هستند، اجازه می دهد تا برای طراحی انعطاف پذیر و قابل اعتماد مدار، این مقاله روش هایی را برای ایجاد مدارهای تحمل خطا با این دروازه ها بررسی کند.

پایه های NAND و NOR Gates

دروازه های NAND و NOR بلوک های ساختمان بنیادی در منطق دیجیتال هستند. خروجی دروازه NAND تنها زمانی که همه ورودی ها درست هستند، نادرست است، در حالی که خروجی دروازه های NOR تنها زمانی واقعی است که همه ورودی ها نادرست هستند، به این معنی است که هر تابع منطقی می تواند با استفاده از فقط NAND یا دروازه های NOR اجرا شود.

استراتژی های برای تحمل خطا

طراحی مدارهای تحمل خطا شامل ترکیب قرمز و تشخیص خطا است که با استفاده از دروازه های NAND و NOR، طراحان می توانند این استراتژی ها را به طور موثر اجرا کنند. روش های مشترک شامل قرمزی سه گانه (TMR) و چک های برابری است که به شناسایی و تصحیح خطا کمک می کند.

اجرای خطای تحمل با NAND و NOR Gates

با ترکیب دروازه های متعدد NAND و NOR، مدارهای می توانند به شکست های جزئی مقاوم شوند.به عنوان مثال، یک سیستم تحمل خطا ممکن است از مسیر های منطق اضافی یا ماژول های چک کننده خطا که تنها با NAND یا دروازه های NOR ساخته شده اند، استفاده کند.

  • مسیر های منطق رد
  • ماژول های تشخیص خطا
  • طرح های رای اکثریت
  • مدارهای خود چکینگ