Table of Contents
طراحی دروازه های منطق کم قدرت برای دستگاه های قابل حمل برای گسترش عمر باتری و بهبود بهره وری انرژی ضروری است.این دروازه ها باید با اطمینان در هنگام مصرف حداقل قدرت، که چالش های منحصر به فرد در طراحی مدار و انتخاب مواد ارائه می دهد، عمل کنند.
اصول طراحی دروازه های منطق کم قدرت
کاهش مصرف برق شامل بهینه سازی قدرت استاتیک و پویا است.قدرت استاتیک انرژی مورد استفاده در هنگام بیکار بودن دستگاه است، در حالی که قدرت پویا در طول فعالیت های تعویض مصرف می شود.
استفاده از فن آوری های پیشرفته ترانزیستورها، مانند FinFETs یا تونل FETs، همچنین می تواند به کاهش استفاده از قدرت کمک کند.این فن آوری ها اجازه می دهد ولتاژ آستانه پایین تر و کنترل بهتر بر جریان های نشت نشت، که منابع قابل توجهی از مصرف انرژی استاتیک هستند.
چالش های طراحی دروازه های کم قدرت
یک چالش اصلی تعادل قدرت با عملکرد است. ولتاژ پایین تر می تواند قدرت را کاهش دهد اما همچنین ممکن است سرعت تغییر را کاهش دهد، عملکرد دستگاه را کاهش دهد.
جریان های نشتی، به ویژه در گره های پیشرفته فرآیند، مشکل دیگری را ایجاد می کنند، زیرا اندازه های ترانزیستور کوچک می شوند، نشت افزایش می یابد، و حفظ مصرف کم انرژی استاتیک بدون به خطر انداختن قابلیت اطمینان دستگاه سخت تر می شود.
استراتژی های برای چالش های آینده
طراحان تکنیک هایی مانند قدرت گرم کردن را به کار می گیرند که بخش هایی از مدار را که در هنگام استفاده نیستند، و ولتاژ پویا و مقیاس فرکانس (DVFS)، که سطوح قدرت را بر اساس نیازهای عملکردی تنظیم می کند، تنظیم می کند.
نوآوری های مادی و بهبود فرآیند همچنین به عملکرد بهتر کم انرژی کمک می کند.انتخاب مواد مناسب و بهینه سازی فرآیندهای تولید می تواند نشت را کاهش دهد و بهره وری کلی انرژی را در دروازه های منطقی بهبود بخشد.