طراحی زیر سیستم های حافظه شامل متعادل کردن تأخیر و نفوذ برای بهینه سازی عملکرد است. درک معاملات کمک می کند تا تصمیمات آگاهانه در مورد تنظیمات سخت افزار و معماری سیستم را اتخاذ کند.

درک عدم صلاحیت و از طریق

Latency اشاره به تاخیر بین درخواست و پاسخ، به طور معمول در نانو ثانیه ها یا چرخه های ساعت اندازه گیری می شود، از طریقput نشان می دهد که مقدار داده های پردازش شده در یک زمان معین، اغلب در بایت در هر ثانیه بیان می شود.

تجارت در طراحی حافظه

کاهش تأخیر اغلب شامل استفاده از اجزای حافظه سریع تر یا نزدیک تر به پردازنده است، با این حال، این می تواند به دلیل مسیرهای داده محدود یا پیچیدگی افزایش، از طریق خروجی توسط اتوبوس های داده گسترده تر یا پهنای باند بالاتر، تاخیر بالاتر را به دلیل زمان دسترسی طولانی تر، محدود کند.

محاسبات عملی

یک سیستم حافظه را با تاخیر 50 نانو ثانیه و نرخ انتقال داده 1 گیگابایت در ثانیه در نظر بگیرید تا عملکرد را ارزیابی کنید، تعداد واحدهای داده ای که در هر دوره تاخیر منتقل می شوند را محاسبه کنید:

  • داده های منتقل شده در ثانیه: 1 گیگابایت = 1،000،000 بایت
  • در چند ثانیه: 50 ns = 50 x 10
  • داده ها در هر زمان تاخیر: (1.000 بایت) x (50 x 10 -9 = 50 بایت

این محاسبه نشان می دهد که تقریباً 50 بایت را می توان در طول دوره تأخیر منتقل کرد و رابطه بین تأخیر و نفوذ در طراحی سیستم را نشان داد.