درک نانومقیاس Microprocessors

میکروپرپرهای نانومقیاس مدارهای یکپارچه ساخته شده با ویژگی های ترانزیستور اندازه گیری شده در نانومترها هستند -میلیاردها متر از یک متر. مینیاتورهای بی وقفه پیش بینی شده توسط Moore] قانون اندازه های ویژگی های کوچک را از میکرومترها به گره های nm10 معرفی می کند، در این ابعاد، فرضیه های فیزیک کلاسیک که قبلاً طرح های کوانتومی را هدایت می کردند، و تراشه های بنیادی مانند M3، تعداد کمی از مقادیر کوچک از مقیاس های مهندسی فیزیکی، و مقادیر اندک، که حاوی مقادیر اندک است.

چالش های بزرگ در مقیاسینگ Down

۱- تونلینگ کوانتومی و جریان های درز

هنگامی که اکسیدهای دروازه ترانزیستورها فقط چند اتم ضخامت دارند، الکترونها می توانند از طریق لایه عایق تونل (دو برابر) تونل کنند، حتی زمانی که ترانزیستور قرار است "خاموش" باشد، این تونل کوانتومی جریان های نشت نامطلوب را ایجاد می کند که قدرت را هدر می دهد و باعث ایجاد گرما می شود، زیرا طول دروازه های پیچیده کمتر از 10 نانومتر است، احتمال تونلینگ به طور چشمگیری افزایش می یابد.

۲) اختلال گرمایی و چگالی قدرت

از آنجایی که ترانزیستورها متراکم تر هستند، گرمای تولید شده در هر منطقه واحد به شدت افزایش می یابد. [۳] در تراشه های مقیاس نانو، چگالی قدرت می تواند از یک هسته خنک کننده هسته ای راکتور هسته ای تجاوز کند، روش های خنک کننده سنتی (de) که نقاط گرم خنک کننده را در سیستم بازیافتی غیر کارآمد ایجاد می کند، حتی نیاز به تقویت عملکرد، قابلیت اطمینان و عدم نهایی دارد.

تولید دقیق و Yield

تراشه های پارچه با ویژگی های زیر 10 نانومتر نیاز به کنترل فرایند شدید دارند.یک ذره گرد و غبار می تواند ده ها ترانزیستور را از بین ببرد. تکنیک های پیشرفته لیthography مانند فرابنفش افراطی افراطی (EUV) لیتوگرافی نیاز به وضوح لازم را فراهم می کند، اما هزینه تجهیزات بیش از 150 میلیون گره در هر ابزار است. تنوعات در وching، رسوب، و انجام دادن منجر به نقص هایی که کاهش می دهد - درصد خطا عملکردی (acovable برای مهندسین)

۴- تأخیرهای اتصال و اثرات انگلی

در حالی که ترانزیستورهای مقیاسی سرعت را افزایش می دهند، سیم هایی که آنها را به هم متصل می کنند – به اندازه مطلوب مقیاس نمی کنند، زیرا سیم های متقاطع کوچک، افزایش مقاومت و اتصال خازن رشد می کنند، این باعث می شود که به عنوان اتصال های آزمایشی (FLT:0RC تاخیر [FLT 1] که می تواند بر عملکرد کلی مدار تسلط داشته باشد، در گره های نانو، تأخیر اتصال در طولانی مدت می تواند بیشتر از یکپارچگی الکترونی باشد، و همچنین می تواند باعث مشکلات سیگنال های صوتی شود.

قابلیت تنوع دستگاه و قابلیت اطمینان

در مقیاس نانو، تفاوت های سطح اتمی کوچک قابل توجه می شوند.تعامل تصادفی (تحریم خط، شدت لبه، و تغییرات ضخامت اکسید باعث می شود آستانه های ترانزیستور برای تغییر از یک دستگاه به دستگاه دیگر تبدیل شود، این تنوع باعث می شود تا تضمین حاشیه های زمان و بودجه برق در سراسر تراشه، بی ثباتی دما (BTI) و خرابی تزریق گرم کربوهیدرات پایین، و خطا در طول عمر است.

محدودیت های ماده 6.

سیلیکون برای دهه ها، اسب های کوچک الکترونیکی بوده است، اما در مقیاس نانو (در مقیاس نانو) خواص آن محدود می شود. تحرک Electron در کانال های نازک سیلیکون و باند تنگ، افزایش نشت مواد عجیب و غریب به عنوان یک تراشه 3 -0 سیلیکون آموزش دیده [F:1، سیلیکون germe] با این حال، مواد اولیه برای یک تراشه های ساده (FV III) و ساده است.

راه حل های فعلی و جهت های تحقیقاتی

تکنیک های پیشرفته Lithography

EUV لیتوگرافی در طول موج 13.5 nm و 5 nm گره های نسل بعدی با NA ( دیافراگم عددی) اتحادیه اروپا و V وعده می دهد تا رزولوشن را به 1 nm یا پایین تر برساند، در همین حال، تکنیک های چند لایه بندی شده ( الگوی دوگانه، الگوی چهار گانه) اجازه می دهد تا ابزارهای فعلی برای چاپ ویژگی های ظریف، هرچند که با استفاده از پیچیدگی زمانی بالا باقی مانده است، و سرعت استفاده از آن است:

New Channel Materials

برای گره های 3 نانومتر و 2 نانومتر، [LT] تمام اطراف (GAA) ترانزیستورها اثرات میدان (FETs) با استفاده از لایه های نانو فعلی سیلیکون جایگزین پروتکل های پردازش شده است. GAA کنترل الکترواستاتیک بهتر و کاهش نشت را ارائه می دهد، به دنبال موارد پیش رو، نانو لوله کربن (C)

3D ادغام و طراحی چیپلت

به جای مقیاس پذیری ترانزیستورهای تا به حال کوچکتر هستند، برخی شرکت ها به صورت عمودی چند می میرند - D ادغام - با استفاده از طریق اتصال چندجانبه (TSV) و اتصال هیبریدی، این رویکرد طول اتصال اتصال اتصال اتصال اتصال اتصال اتصال، پهنای باند را کاهش می دهد، و می تواند فن آوری های مختلف فرایند (به عنوان مثال، یکپارچه سازی آنالوگ، حافظه دیجیتال) را ترکیب کند، در حال حاضر برخی از پردازنده های پیچیده تر از طریق پردازنده های پیشرفته تر استفاده می کند.

محاسبات کوانتومی و Beyond-CMOS

در حالی که مقیاس پذیری معمولی با کاهش بازده مواجه است، محاسبات کوانتومی RAM] از ابرposition و درهم تنیده شدن برای حل مشکلات خاص به طور چشمگیری سریع تر استفاده می کند، پردازنده های کوانتومی نیاز به کیوبیت دارند - به طور معمول از مدارهای انتقال ابر، یون های به دام افتاده یا سنج سیلیکون کیوبیت - که در دمای گریه کار می کنند، جایگزین مستقیم برای حافظه های مشابه نیستند (در عین حال انجام این روش های خاص، اما ممکن است به دنبال عملکرد دقیق تر از مواد شیمیایی و مواد مخدر هستند، مانند کشف مواد مخدر، به عنوان روش های خاص، و استخراج کنند.

آینده نانوپرپردازان

نقشه بین المللی برای دستگاه ها و سیستم ها (IRDS) نشان می دهد که مقیاس پذیری سیلیکون CMOS معمولی در اطراف گره 1 نانومتر، احتمالا تا سال 2030، پس از آن، پیشرفت به نوآوری مواد، بسته بندی پیشرفته و بهبود سخت افزار بافت، ما ممکن است ببینیم heterogeneous یکپارچه سازی [ [F:1] که در آن تراشه های ساخته شده بر روی مواد مختلف - منطق یادگیری یکپارچه سازی، به طور چشمگیری برای سیم های حافظه 3، به عنوان یک سیم های متصل، به یک تراشه اتصال، به یک بسته بندی حافظه 3، به طور قابل مقایسه با استفاده از طریق سیم های حافظه، می تواند جایگزین شود.

یک جهت امیدوار کننده استفاده از خازن منفی FETs (NC-FETs) است که از یک لایه فریروالکتریک برای تقویت ولتاژ دروازه استفاده می کند، اجازه می دهد ولتاژ پایین عرضه و کاهش قدرت، یکی دیگر از تصویب موتورهای بسته بندی در مقیاس -irefers به عنوان یک تراشه واحد (به حداکثر رساندن فن آوری های محاسباتی) است.

نتیجه گیری

مقیاس ریزپردازنده ها به مقیاس نانو دستاوردهای فوق العاده ای در عملکرد و کارایی ارائه داده اند، اما سفر با موانع است. تونل کوانتومی بستگی به توزیع حرارت، دقت تولید، تاخیرهای اتصال، تنوع دستگاه و محدودیت های مواد همه تشدید به عنوان ابعاد کوچک به چند میلیارد از یک متر بسته بندی شده است. صنعت با یک ابزار غنی پاسخ می دهد: اتحادیه اروپا و عصر محاسبات کوانتومی (x) ممکن است سرعت پردازش دقیق تر و نمونه های محاسباتی را به عنوان پایان دادن به عنوان رشته های نهایی دقیق تر از جمله رشته های کامپیوتری.