پیچ در مدارهای منطقی ترکیبی سیگنال های ناخواسته گذرا هستند که می توانند باعث خطا در سیستم های دیجیتال شوند. Calculation و به حداقل رساندن این ژیروسکوپ ها برای عملیات مدار قابل اعتماد ضروری است.این مقاله یک مرور کلی از روش ها برای تجزیه و تحلیل و کاهش ژیروسکوپ در چنین مدارهایی فراهم می کند.

درک Glitches در منطق ترکیبی

Glitches زمانی اتفاق می افتد که مسیرهای مختلف در یک مدار منطقی خروجی را در زمان های مختلف تولید می کنند و منجر به سیگنال های موقت نادرست می شوند.آنها اغلب با تفاوت در تأخیر انتشار سیگنال از طریق دروازه های مختلف منطق ایجاد می شوند و منابع نورس در طراحی مدارهای پایدار کمک می کند.

محاسبه Glitches

برای محاسبه ی مشکلات بالقوه، ویژگی های زمان بندی مدار را تجزیه و تحلیل کنید. تأخیرهای انتشار هر دروازه منطقی را تعیین کنید و مسیرهایی را شناسایی کنید که با استفاده از نمودار زمان تاخیرهای مختلفی دارند، مشاهده کنید که سیگنال ها در طول زمان تغییر می کنند و نقاطی را شناسایی کنید که در آن ها ممکن است دچار مشکل شوند.

ابزارهای شبیه سازی همچنین می توانند با مدل سازی رفتار مدار و تجسم سیگنال های گذرا، به محاسبه ی مشکلات حساس و زمان بندی قبل از پیاده سازی فیزیکی کمک کنند.

مینیاتور Glitches

چندین استراتژی می تواند در مدارهای ترکیبی کاهش یابد:

  • [در این باره]: [FLT 1] [به این ترتیب] تاخیر در مسیر پیش رو (Sp) وجود دارد: [[۱۰] [۱۰] اطمینان حاصل کنید که همه مسیر های سیگنال تأخیرهای مشابهی برای جلوگیری از ناسازگاری زمان دارند.
  • اضافه کردن عناصر تاخیری [FLT 1]، بافرها یا عناصر تاخیری را برای همگام سازی سیگنال ها معرفی می کند.
  • طراحی منطق بدون خطر:
  • اجرای مناسب Synchronization: از عناصر ساعت یا تکنیک های هماهنگ سازی برای کنترل زمان سیگنال استفاده کنید.