Matalatehoisten digitaalipiirien suunnittelu on olennaista sähköisten laitteiden energiankulutuksen vähentämiseksi. Tässä artikkelissa käsitellään keskeisiä tekniikoita ja laskelmia, joita käytetään matalatehoisten digitaalipiirien suunnittelussa.

Matalatehoisen suunnittelun tekniikat

Useita tekniikoita voidaan käyttää minimoimaan virrankulutus digitaalisissa piireissä. Näitä ovat kellon gating, teho gating, ja jännite scaling. Kello gating sammuttaa kellon signaalin inaktiivisiin moduuleihin, vähentää dynaaminen teho. Virta gating sammuttaa virransyöttö joutokäynti lohkoihin, vähentää staattista tehoa. Jänniteskaalaus vähentää toimitusjännite, alentaa kokonaisvirrankulutusta.

Virrankulutuksen laskelmat

Digitaalisten piirien tehonkulutus koostuu pääasiassa dynaamisista ja staattisista osista. Dynaaminen teho lasketaan kaavalla:

]P[dynaaminen = α Ckuormitus V[]2[ f[]

jossa α on kytkentäaktiivisuuskerroin, C[kuormitus on kuormituskapasitanssi, V on syöttöjännite ja f on taajuus. Staattinen teho riippuu vuotovirroista ja lasketaan seuraavasti:

[LLT:0]]P[[[LLT:1]]staattinen[[LLT:2]] = I[[LLT:3]]vuoto[[LLT:4]] V[[LLT:5]]]

Suunnittelunäkökohdat

Matalatehoisia piirejä suunniteltaessa on tärkeää tasapainottaa suorituskykyä ja tehonsäästöjä. Toimitusjännitteen vähentäminen voi vähentää tehoa, mutta se voi vaikuttaa virtapiirin nopeuteen. Useiden voima-alueiden käyttö mahdollistaa valikoivan voimansidonnan. Lisäksi piiriarkkitehtuurin optimointi ja matalavuototransistorien valinta lisäävät tehokkuutta.

  • Kellonportti
  • Jänniteskaalaus
  • Virtaportti
  • pienvuototransistorit