Johdanto: Piilotettu haaste korkeassa nopeudella suunnittelussa

Nopeat elektroniset mallit ovat nyt normi teollisuuden kaikilla aloilla. 5G infrastruktuurista ja autotutkasta lääketieteelliseen kuvantamiseen ja pilvipalveluihin. Kellotaajuuksien noustessa gigahertsin alueelle ja reunanopeudet kutistuvat pikosekunteihin, piirilevyjen ja komponenttien fyysinen todellisuus tuo mukanaan vaikutuksia, joita ei voida jättää huomiotta. Kaikkein laajalle levinneimmistä ja hankalimmista on loiselementtejä.Tahattomat kapasitanssi-, induktanssi- ja vastusominaisuudet, joita on jokaisessa johtimessa, komponenttipaketissa ja laudanjäljissä. Nämä loisaineet vaikuttavat suoraan sähkömagneettiseen yhteensopivuuteen [ (EMC), joka säätelee sekä päästöjä että sen kykyä ulkoiselle häiriölle.

Mitä ovat taikaopit?

Parasitiikka ovat sähköominaisuuksia, jotka ilmenevät fyysisestä rakenteesta piirien, ei tarkoituksellisen suunnittelun. Ne näkyvät missä tahansa kaksi johtimia ovat lähellä toisiaan (kapasitanssi), missä virta virtaa silmukan (induktanssi), ja missä tahansa materiaalit ovat rajallinen johtokyky (resistenssi). Jokainen todellinen komponentti...vastus, kondensaattori, IC paketti, kautta, tai jäljittää loiselementtejä, jotka tulevat merkittäviä korkealla taajuuksilla.

Parasiittinen kapasitanssi

Parasiittinen kapasitanssi muotoja kahden johtimet erottaa dielektrinen. PCB, tämä sisältää kapasitanssia välillä vierekkäisten jälkien välillä, välillä jäljitys ja maataso, ja välillä komponentti johtoja. Korkealla taajuuksilla, nämä tahattomat kondensaattorit luoda kytkentä polkuja, jotka voivat siirtää melua verkko toiseen, heikentää signaalin eheys ja lisää päästöjä. Esimerkiksi lois kapasitanssi välillä valua ja portti MOSFET voi aiheuttaa ei-toivottua palautetta ja värähtelyä kytkin muuntimet.

Parasiittinen induktanssi

Parasistinen induktanssi syntyy virtavirran virtavirrasta. Jokainen johdin, jäljitys, kautta tai bond lanka on itseinduktanssi, ja silmukka-alue muodostuu nykyisen polun määrittää kokonaisinduktanssi. Suurnopeusdigitaalipiireissä loisinduktanssi voimansiirtoverkoissa aiheuttaa maan pomppia ja jännitedroop, kun taas signaalin polulla se voi luoda heijastuksia ja soittoa. Inductance kautta tai liitin voi lisätä kymmeniä nanoheneksejä, joista 1 GHz:ssä tulee esteanssi kymmeniä ohmia.

Parasiittinen vastus

Parasiittinen vastus sisältää DC vastus kupari jälkiä, kosketuskestävyys liittimien, ja ihon-vaikutus vastus, joka kasvaa taajuus. Vaikka usein pieni, loisresistenssi edistää ohmisten hävikit, lämmitys, ja signaalin vaimennus, ja se vuorovaikutuksessa kapasitanssin ja induktanssin kanssa muodostaa resonantti piirejä, jotka voivat vahvistaa tai vaimentaa melua.

Miksi EMC:n parasitiikka-aine

Sähkömagneettisella yhteensopivuudella (EMC) on kaksi puolta: emissio (miten paljon sähkömagneettista energiaa laite säteilee) ja herkkyys (miten hyvin se kestää ulkoisia häiriöitä). Parasitiikka vaikuttaa molempiin. Suurilla nopeuksilla jokainen tahattomasti kondensaattori ja induktori tulee tieksi energiaan, joka yhdistää tai poistuu järjestelmästä.

EMI:n päästöjen lisääntyminen

Parasiittiset elementit voivat muuntaa puhtaan digitaalisen signaalin laajakaistamelun lähteeksi. Esimerkiksi nopea reunanopeus (korkea []dV/dt[]]) yhdistettynä loiskapasitanssin kautta pitkäksi jäljeksi luo yhteisen moodin virran, joka säteilee tehokkaasti. Vastaavasti loisinduktanssi paluureiteillä aiheuttaa maajännitteen vaihteluja, jotka ajavat tahattomia antenneja. Korkeataajuiset kellosignaalit voivat yhdistää loiskaapelien kautta I/O-kaapeleiksi, jotka muuttavat ne säteilyttäjiksi, jotka ylittävät sääntelyrajat.

Heikentynyt immuniteetti ja alttius

Parasitiikka tekee virtapiirit myös alttiimmiksi ulkoisille kentille. Loisresonanssin välillä jäljitys-induktanssi ja tulokapasitanssi voivat vahvistaa häiritsevää signaalia tietyllä taajuudella, aiheuttaa logiikkavirheitä tai salpautumista. Herkkissä analogisissa piireissä loiskapasitanssi meluisasta digitaalisesta osasta voi injektoida melua matalaääni-vahvistimeen, mikä vähentää järjestelmän suorituskykyä.

Signaalin eheys heikkeneminen

Vaikka signaalin eheys käsitellään usein erillään EMC, kaksi ovat läheisesti sidoksissa. Heijastuksia, soimista ja ristipuhetta aiheuttama lois ei vain korruptoitunut dataa, mutta myös tuottaa ylimääräistä korkean taajuuden energiaa, joka edistää päästöjä. Menetyksekäs siirtolinja huono impedanssi valvonta säteilee enemmän kuin hyvin sovitettu yksi. Näin ollen ohjaus loisparasteet parantaa sekä signaalin laatua ja EMC samanaikaisesti.

Suunnittelustrategiat, joilla minimoidaan paratiisien ja EMC:n parantaminen

Insinöörit ovat kehittäneet vankan valikoiman suunnittelukäytäntöjä hallita loisvaikutuksia. Nämä strategiat span layout, komponenttien valinta, pino-up suunnittelu, ja simulointi.

Asetteluoptimointi

Minimize silmukka-alueet:[] Jokainen nykyinen silmukka toimii antennina. Pitämällä silmukka pienenä asettamalla paluupolku suoraan signaalin reitin viereen.Se vähentää sekä induktanssia että säteilyä. Käytä kiinteää maatasoa kaikkien nopeiden jälkien alla ja vältä jakolinjoja.

Oikea maadoitus:[ Tähtien maadoitus, maadoitus kautta, ja matala-impedanssi maadoitus tasot ovat välttämättömiä. Sekamuotoilun huolellinen osiointi estää paluuvirtoja ylittämään meluisia digitaalisia osia.

Vian vähentäminen:[] Jokainen lisää loiskapasitanssia ja induktanssia. Minimoimalla kriittiset verkot ja käytä maa-palautuksen kautta vieressä signaalin kautta vähentää silmukkainduktanssia.

Materiaali- ja pinoratkaisut

PCB-dielektrinen materiaali ja pino-up vaikuttavat dramaattisesti loiskapasitanssiin. Nopeat mallit hyötyvät pienistä häviömateriaaleista, kuten Rogers 4350B tai Isola 370HR, jotka tarjoavat vakaita dielektrisiä vakioita ja matalan disipaatiokertoimen. Ohuet dielektriset aineet lisäävät kapasitanssia kerrosten välillä, mikä voi auttaa irrottamaan toisistaan, mutta myös lisätä ristivälejä. Hyvin valittu pinoaminen useilla maatasoilla ja hallituilla impedanssikerroksilla vähentää loisvaikutuksia.

Osan valinta ja sijoittaminen

Valitse osat, joissa on pienemmät loistehot: pinta-mount vastukset ja kondensaattorit ovat vähemmän lyijyä induktanssi kuin läpi reiän tyypit. Käytä pakkaustyyppejä kuten 0402 tai 0201 kytkeä kondensaattorit pois sarjan induktanssin. Aseta irrottaa kondensaattorit mahdollisimman lähellä IC tehotapit, lyhyitä, laajoja jälkiä suoraan tehotasolle ja maahan. Valitse liittimet, jotka on suojattu tyypit, joilla on alhainen induktanssi.

Impedanssin valvonta ja päättäminen

Impedance mismatch causes reflections that generate additional harmonics. Design traces for controlled impedance (e.g., 50 Ω or 100 Ω differential) using proper trace width and spacing. Use series or parallel termination to match the line impedance to the source or load, reducing ringing and emissions.

Suodatus ja suojaus

Vaikka huolellinen asettelu, loiset voivat silti aiheuttaa ongelmia. Lisää ferriittihelmiä, common-mode tukehtua, ja suodattamalla kondensaattorit I/O linjojen tukahduttaa päästöjen. Suojaus kotelot asianmukaisen maadoitus voi sisältää säteilypäästöjä; kuitenkin, kilpi tehokkuus on rajoitettu, jos lois induktanssin maayhteys luo slot antenni.

Kehittyneet tekniikat: Simulointi ja mittaus

Moderni suunnittelu perustuu sähkömagneettiseen simulointiin ennustaa loisvaikutuksia. Työkalut kuten Ansys HFSS, CST Studio ja Keysight ADS mallintaa 3D rakenne ja poimia loisarvot. Simulointi teho eheys (PI) ja signaalin eheys (SI) PCB ennen valmistus auttaa tunnistamaan resonanssitaajuuksia ja kytkentäpolkuja. Iteratiivinen simulointi vähentää riskiä EMC epäonnistumiset.

Mittaus on yhtä tärkeää. Käytä vektoriverkon analysaattoria (VNA) mittaamaan S-parametrit ja impedanssia sekä taajuusanalysaattoria, jossa on lähialueen luotain, joka paikantaa säteilylähteet. Aika-alueen heijastusmittari (TDR) voi paikantaa impedanssikatkoksia, jotka johtuvat liittimistä tai muutoksista jäljitysleveydessä.

Esimerkki: Parasitiikka nopeassa digitaalisessa rajapinnassa

Harkitse DDR4-muistiliitäntää, joka toimii 2,4 GHz:n taajuudella. Nopea kello ja datalinjat ovat herkkiä loiskapasitanssille kautta ja liittimien kautta. Jos maan paluureitin induktanssi on liian korkea, samanaikainen kytkentämelu (SSN) voi aiheuttaa logiikkavirheitä ja säteilee muistimoduulista. Optimoimalla PCB-pinoa, käyttämällä kenttätasoja lähellä signaalikerroksia ja asettamalla irtikytkentäkondensaattoreita alhaisella ESL:llä, insinöörit voivat vähentää Szczecininin liitäntää yli 10 dB:llä ja täyttää FCC-luokan B raja-arvot. Tämä korostaa tarvetta hallita loisia järjestelmällisesti koko suunnittelun ajan.

Päätelmä: Parasistisen tietoisuuden sisällyttäminen suunnitteluvirtaan

Parasitiikka on väistämätön osa suurnopeuslaitteistoa, mutta sitä voidaan hallita oikealla tiedolla ja työkaluilla. Ymmärtämällä, miten tahaton kapasitanssi, induktanssi ja vastus vaikuttavat signaalin eheyteen ja EMC:ään, insinöörit voivat ottaa käyttöön layout-, materiaali- ja komponenttistrategioita, jotka minimoivat niiden vaikutuksen. Avain on käsitellä EMC:tä suunnitteluvaatimuksena alusta lähtien, ei jälkiviittauksena ja käyttää simulointia ja mittausta suorituskyvyn todentamiseksi. Tietokantojen kasvaessa kyky lieventää loisvaikutuksia erottaa menestyksekkäät tuotteet niistä, jotka vaativat kalliita uudelleensuunnitteluja.Lisäksi ks. EMC:n suunnittelusta saadut teollisuuden resurssit, kuten IEEE EMC Society Guidelines, sovellustiedot , jotka ovat peräisin , vastaavat laitteista .