Tehonkulutus on keskeinen tekijä FPGA-pohjaisissa digitaalijärjestelmissä, erityisesti kannettavissa ja energiatehokkaissa sovelluksissa. Tehokkaiden tehon optimointistrategioiden toteuttaminen voi pidentää laitteen käyttöikää ja pienentää käyttökustannuksia. Tässä artikkelissa tarkastellaan yhteisiä tekniikoita, joita käytetään optimoimaan tehoa FPGA-malleissa.

Dynaaminen tehon vähennys

Dynaaminen teho johtuu pääasiassa FPGA:n kytkentätoiminnosta. Kellon kytkeminen ja tehotietoinen suunnittelu auttavat minimoimaan tarpeettoman vaihtamisen. Kellojen kytkeminen pois käytöstä, mikä vähentää kytkentätehoa ja kokonaiskulutusta.

Jännite ja taajuusskaalaus

Säätöjännitteen ja käyttötaajuuden säätäminen voi vähentää merkittävästi virrankäyttöä. Alentamalla jännitettä ja taajuustasoja alhaisen aktiviteetin aikoina vähennetään dynaamista tehoa vaarantamatta järjestelmän suorituskykyä, kun täysi nopeus on tarpeeton.

Resurssien optimointi

Tehokas resurssien käyttö edellyttää logiikan, muistin ja reitityksen optimointia FPGA:n aktiivisen alueen minimoimiseksi. Tekniikoita ovat matalatehoisten FPGA-perheiden käyttö, logiikan optimointi ja tarpeettomien logiikkaelementtien vähentäminen.

Virranhallintatyökalut

  • Tehon arviointi- ja analysointivälineet
  • Tehotietoinen synteesi ja sijoittaminen
  • Virrankäytön seuranta
  • Dynaaminen jännite ja taajuusskaalaus (DVFS)