בעולם המתרחב במהירות של IoT, מכשירים קצה מסתמכים מאוד על מעבדי אותות דיגיטליים (DSPs) כדי לבצע עיבוד נתונים בזמן אמת עבור יישומים החל שיפור אודיו וזיהוי תמונות היתוך חיישן ותחזוקה חיזוי. עם זאת, כאשר מכשירים אלה הופכים להיות נפוצים יותר ב-IoT מופעל או אנרגיה-Harvested אופטימיזציה, ניהול צריכת חשמל ב DSPs הוא קריטי להאריך את חיי הסוללה, צמצום הלחץ התרמי, ולהבטיח אסטרטגיות לטווח ארוך של עיבוד נתונים יעיל של פונקציות יעילות של פונקציות.

הבנה של צריכת חשמל ב DSPs

DSPs הם מיקרומעבדים מיוחדים המיועדים חישובים נומרניים במהירות גבוהה, לעתים קרובות באמצעות רב-תכליתי (MAC) פעולות בסיסיות לסנן, FFTs ו convolution. צריכת החשמל שלהם נשלטת על ידי אותם עקרונות פיזיים כמו מעגלים אחרים CMOS, אבל האופי של עומסי עבודה DSP - צפיפות חישובית גבוהה, פעולות חוזרות ונשנות, ומגבלות בזמן אמת - יוצרות הזדמנויות ייחודיות להפחתה של הזדמנויות כוח.

הכוח הכולל הנצרך על ידי שבב DSP יכול להישבר לשני מרכיבים עיקריים:

  • (FLT:0) כוח דינמי (P דינמית): ⁇ FLT:1 לכיכר מתח האספקה (V2), תדירות השעון (f), ופעילות המעבר (α) היא שולטת במהלך חישוב פעיל.
  • (FLT:0) כוח סטטי (P static): LT:1 גדול נקבע על ידי זרמי דליפות (subthreshold and Gate דליפות) שזרום גם כאשר המעבד הוא idle. Static כוח הופך משמעותי יותר במושגים מתקדמים (למשל, 28nm ולמטה).

עיצוב כוח נמוך יעיל חייב לכוון את שני הרכיבים.בעוד כוח דינמי ניתן להפחית מתח ותדירות, כוח סטטי דורש טכניקות כמו גלי חשמל, multi-threshold CMOS (MTCMOS), וטיה זהירה.בנוסף, היררכיה הזיכרון של DSP, נתיבי נתונים, ולשלוט לוגיקה לתרום לצריכה הכוללת.

אסטרטגיות קשיחות לעוצמה נמוכה

מעצבים קשיחים פיתחו ערכת כלים עשירה של טכניקות מעגליות ואדריכלות ברמה אשר מהוות את הבסיס של DSPs כוח נמוך. שיטות אלה ניתן ליישם בזמן עיצוב או דינמי במהלך המבצע.

דינמי וולט ותדירות גבוהה Scaling (DVFS)

DVFS הוא אחד הטכניקות היעילות ביותר לניהול חשמל דינמי.על ידי צמצום מתח האספקה ותדירות השעון במהלך תקופות של ביקוש חישובי נמוך, מערכת היחסים quadratic בין מתח וכוח דינמי מניב חיסכון משמעותי.לדוגמה, שאיפת המתח יכול להפחית את הכוח הדינמי עד 75%, אך רק אם התדירות היא בקנה מידה בהתאם לקיום תזמון מודרני של מערכות TMS320 C5000, כלומר, באמצעות מהירות הפעלה נמוכה של DVFSF נמוך, כלומר, כלומר, באמצעות שימוש ב-DVF נמוך יותר, כלומר, כלומר, כלומר, כלומר, באמצעות שימוש ב-DVFlow מהירות הפעלה של מערכת הפעלה של DSPFlow-DVFlow-DVS.

Power Gating and Fine-Gentiated Sleep Transistors

כוח הניתוק בלוקים של idle אספקת החשמל באמצעות טרנזיסטים ישנים גבוהים, כמעט לחסל כוח סטטי בלוגיקה לא בשימוש.זה יתרון במיוחד עבור DSPs עם מספר מאיצים מיוחדים (למשל, מנועי FFT, Viterbi decoders) על ידי חלוקת השבבים לתוך דומיינים שניתן לכבות באופן עצמאי, גיזום כוח להפחית את הדליפות הנוכחי אפילו אימפולסיבי של סוללת ליבה.

שעון GING

גלי שעון הוא טכניקה סטנדרטית שמבטלת את אות השעון לטבלאות ולחסימות לוגיות כאשר הם לא עוברים. ב DSP טיפוסי, עד 30-40% מהכוח הדינמי נצרך על ידי רשת הפצת השעון. על ידי הוספת אותות ברמת הסימון-העברה (RTL), גלי שעון יכולים לחסוך אנרגיה משמעותית במהלך תקופות של הרגעה בתוך מחזור שעון.

גוף הסתגלות (ABB)

ABB מאמת את מתח הסף (Vt) של טרנזיסטורים על ידי יישום מתח הטיה אל תת-התח (גוף) קדימה להטיה הגוף (FBB) מורידה את Vt, מהירות מוגברת במחיר של דליפה גבוהה יותר, בעוד ההטיה הגוף הפוך (RBB) מעלה את Vt כדי להפחית את הדליפה אבל מאט את המעגל. עבור DSPs הפועלים בהתפרצויות, ABB יכול לבטל ביצועים דינמיים ודוגמה מתקדמת של שפעת.

Multi-Vt Cell Libraries and Process Options

Foundries מציעים ספריות תאים סטנדרטיות עם מספר טעמים של מתח סף: נמוך-Vt (ארוחת, דליפה), סטנדרטי-Vt, ו-Vt גבוה (נמוך, דליפות נמוכה) אסטרטגיית סינתזה זהירה מקצה תאים גבוהים לנתיבים לא קריטיים כדי להפחית את הכוח סטטי, בעוד תאים נמוכים-Vt משמשים רק על נתיבים קריטיים תזמון.

זיכרון ואופטימיזציה של Cache

לעיתים קרובות, הזיכרון שולט בתקציב הכוח של מערכת DSP, במיוחד עבור מכשירי IoT אשר מזרמים נתונים של חיישן גדול.טכניקות כוללים: שימוש קטן יותר על שבב SRAM או רישום קבצים במקום מחוץ ל-chip DRAM, יישום זיכרונות רב-בנקיים עם הפעלת בנק סלקטיבית, ומינוף תאים ללא רענן לאחסון אנרגיה נמוכה.

טכניקות אופטימיזציה תוכנה

בעוד חומרה מספקת את חדר הראש, אופטימיזציה תוכנה לקבוע כמה ביעילות משמש חדר הראש.לכתוב קוד בעל מודעות כוח עבור DSPs דורש תשומת לב מורכבות, זרימת נתונים, החלטות שליטה.

אלגוריתאם בחירה ונספח

בחירת האלגוריתם הנכון יכול להשפיע באופן דרמטי על צריכת האנרגיה.לדוגמה, FFT נקודת קבוע יכול לצרוך פחות אנרגיה מאשר גרסה צף נקודה כי זה משתמש אלגוריתמים קטנים יותר ופחות רוחב פס זיכרון. בהקשרים רבים, טכניקות מחשוב משוערות - שבו DSP מקריבים קצת דיוק עבור כוח נמוך - הם אלגוריתמים היתוך חיישן עבור מאיץ או מיקרופון לעתים קרובות לסבול מעט פחות או פתרון מהיר.

אופטימיזציה לצמצום המחזורים

כל הוראה שהוצאה להורג צורכת אנרגיה.קוד גודל אופטימיזציה (באמצעות טביעת רגל קטנה), לולאה ללא רישום (כדי להפחית את הלהבה מעל פני השטח תוך איזון גודל קוד), ושימוש יעיל בהוראות ספציפיות DSP (כמו כפול-MAC, לולאות אפס-למעלה, או SIMD) יכול להפחית ספירת מחזור על ידי 30–50% עם כוח-מקודים, או בקופסים של קוד פתוח, כמו XSPSA.

נתונים זרימה וזיכרון Access Patterns

העברת נתונים בין רמות הזיכרון היא יקרה.אופטימיזציה של איכות הנתונים - הבטחת כי לעתים קרובות גישה לנתונים נשאר ב- L1 cache או זיכרון מקומי - מעלה את מספר הגישה הגבוהה של זיכרון מחוץ לאנרגיה-צ'יפ.טכניקות כמו אריזה נתונים, תוכנה מראש (אם נתמך), ו- DMA-העברות יכולות לשמור על הליבה עמוסה בנתונים מקומיים בעוד בקר DMA מטפל במרבית הנתונים, בנוסף להורדת לחץ דם, ו-DMA) יכול לשמור על מנת לצמצם את מספר פעולות זיכרון.

המשימה של Scheduling ו- Duty Cycling ברמת מערכת ההפעלה

על מכשירים מורכבים יותר שפועלים RTOS או לוח זמנים קל משקל, תזמון משימות יכול להיות מותאם עבור כוח.לדוגמה, קבוצה של משימות compute-intensive יחד מאפשר DSP להיכנס למצב שינה עמוק עבור מרווחים ארוכים יותר. מערכות הפעלה בזמן אמת כמו FreeRTOS יכול לשלב עם מסגרות ניהול כוח כי גורם שינויים DVFS או חוטים כדי להפעיל WFI (עבור קוצר) הוראות.

אסטרטגיות תפעוליות

מעבר לחומרה ותוכנה, החלטות תפעוליות ברמת המערכת יכולות להפחית עוד יותר את צריכת האנרגיה מבלי לעצב מחדש את ה-DSP.

מצבי שינה מתקדמים ו- Idle Modes

רוב DSPs מודרניים מציעים מספר מצבי שינה, משינה קלה (שם הליבה הופסקה אך שעונים לפריפריה נשארים פעילים) לישון עמוק (שם השבב כולו מופעל למעט זיכרון קטן של סוללה סוללת שמירה) הבחירה של מצב השינה תלויה במצב של ער-עד-עד-עד (כלומר, עבור מכשירים IoT קצה קצה, זה יתרון לעבור במהירות בין מצבים פעילים כדי למנוע אנרגיה קצרה במהלך LTx2, כמו 10 פעמים DSPD).

עיבוד מבוסס אירועים וInterrupt- Based Process

במקום לבדוק חיישנים או זרמי נתונים, ארכיטקטורות מונעות אירועים מאפשרות ל-DSP להישאר במצב כוח נמוך עד לגורם ספציפי (למשל, מעבר סף חיישן, חבילת הנכנסת) מפעילה עיבוד.זה מקטין את הכוח הממוצע כי DSP פעיל רק כאשר יש עבודה משמעותית לעשות. Edge לעתים קרובות משלב מיקרו-בקר בעל כוח נמוך המשגיח על אירועים מורכבים רק לעיבוד DSP הוא מופעל על ידי עיבוד מורכב.

ניהול נתונים של חיישן ותהליכים מקומיים

נתוני חיישן Raw יכולים להיות תנודתיים. Transmitting כל דגימה לענן או לשרת מרכזי צורכת אנרגיה משמעותית לתקשורת אלחוטית - לעתים קרובות יותר מאשר עיבוד עצמו.על ידי ביצוע מיצוי תכונה, דחיסה, או זיהוי אנומלי מקומי ב-DSP, המכשיר יכול לשלוח רק חבילות נתונים קטנות.לדוגמה, מיקרופון חכם DSP עשוי להפעיל אלגוריתם זיהוי מילות מפתח תמיד על ידי שימוש ברשת עצבית קטנה, תוך שימוש רק מילימטרים בודדים, תוך כדי מילימטרים של מעבדים של 1FV יעיל כדי אימון יעיל של 1V.

עיבוד הסתגלות וריצה זמן ריצה

מכשירים אשר מתאמתים באופן דינמי את העיבוד שלהם על בסיס תנאים סביבתיים - כגון צמצום קצב הדגימה כאשר לא ניתן לזהות קול, או הורדת החלטה תמונה כאשר תאורה היא עני - יכול להבין חיסכון משמעותי של כוח.מודלים למידת מכונה יכול לשמש כדי לחזות דפוסי עומס עבודה ולגרום ל- DVFS טרום אמפטי או מצבי שינה, יצירת לולאה ניהול אנרגיה הסתגלות.

טכניקות מתקדמות ל- Ultra-Low Power DSPs

בעוד מכשירים IoT קצה לדחוף לכיוון קציר אנרגיה ופעולה ללא סוללות, חוקרים ומנהיגי התעשייה חוקרים טכניקות כוח נמוך אגרסיבי יותר.

מחשוב ליד-Threshold Computing (NTC)

הפעלת DSP במתח אספקה קרוב למתח סף transistor (Vth) יכול להפחית את הכוח הדינמי על ידי סדר גודל.עם זאת, מעגלים NTC להיות רגיש מאוד לעבד ו מופחת באופן משמעותי תדירות מקסימלית. חלק DSP יישום להשתמש בגישה דו-מודה: תחום ליד-תרס עבור משימות בעלות נמוכה (למשל, מעקב) ועלייה משמעותית בתדירות גבוהה יותר עבור עיבוד אנרגיה מ- 10Jourtssss.

מבצע משנה

עבור יישומים מהירים מאוד (למשל, טמפרטורה חישה, מחזורי חסימה), DSPs יכול להיות מתוכנן עם מתחי אספקה מתחת Vth. אזור sub-reshold מניב את האנרגיה הנמוכה ביותר האפשרית למחזור אבל עם מהירויות בטווח kHz. עיצובים כאלה דורשים ספריות תאים סטנדרטיות ושעון זהיר, והם משמשים בדרך כלל בחיישנים ייעודיים ולא כללי מטרה טובה יותר.

אנרגיה קצירת אינטגרציה

DSPs כי לקצור אנרגיה מהשמש, תרמית או מקורות רטט חייב להיות מסוגל לפעול עם כוח לסירוגין.זה דורש כוח פס נמוך (sub-microוואט) וזמני סטארט-אפ מהירים. כמה ארכיטקטורות DSP כוללים יחידת ניהול חשמל קטנה, תמיד על בסיס שיכול להעיר את הליבה כאשר מספיק אנרגיה מאוחסן. בשילוב עם זיכרון לא-מסובך, המערכת יכולה למחסום המדינה ולאחר כישלון כוח.

Analog ו-Signal Co-Procesing

במקום לדיגיטליזציה של כל נתוני החיישן והעיבוד בתחום הדיגיטלי, ועידות עיבוד אנלוגיות יכולות לבצע עיבוד אותות מוקדם (למשל, סינון, גילוי המעטפה או מתאם) בעוצמה נמוכה מאוד.זה מקטין את רוחב הפס ודרישות הרזולוציה על הממיר האנלוגי-ל-דיגיטלי (ADC) והמכשירים DSPtime כמו LT:0imMaxim78000Falrated for avolution-a-a-a-a-in-in-to-a-in-to-in-in-in-in-in-in-in-in's-in's-in's's's's's's's's's's's משלבים באופן ישיר את התקני DLT's-al חיישן נתונים של מערכת נתונים עצביים של ® באופן ישיר מ-DTM ®.

יישומים אמיתיים ומקריות

(התקנים המסחריים הרבים) מדגימים את יעילותן של אסטרטגיות אלה.ה-FLT:0 (TITMS320C5517reaFLT:1Hz, למשל, הוא DSP נקודת קבוע המשתמשת ב-DVFS יחד עם שישה תחומים עצמאיים של כוח ורמות מרובות של שעון לשמור על קשר אודיו טיפוסי, הוא יכול להשיג צריכת חשמל פעילה של 0.15 mW / MHz ועמוד תחת μi5d של תאים מתקדמים:

במחקר, פרויקט PULP (Parallel Ultra-Low Power) פיתחה ליבות קוד פתוח שדוחפות את יעילות האנרגיה מתחת 1 pJ / מחזור. גישתם משלבת מחשוב קרוב למנעד עם שעון מבוזר עדין ומקבץ רב-core לעיבוד מקבילים.

אתגרים ומסחר

בעוד שטכניקות כוח נמוכות רבות קיימות, הן מגיעות עם שינויים מסחריים שמעצבי המערכת צריכים לנווט:

  • (FLT:0) חידוש לעומת כוח:FLT:1; מתח אגרסיבי מצמצם את המהירות; זה עלול להיכשל לעמוד בלוח זמנים בזמן אמת עבור אותות עתיים גבוהים (למשל, HD או מכ"ם פס רחב).
  • (FLT:0)שטחי שטח:0) ו Costve: 1FLT (הוספת תחומי כוח), טרנזירים ישנים, ותחומים רגולטוריים מרובים מגבירים את שטח המוות ואת מורכבות האריזה.
  • (FLT:0) עיצוב מורכבות: הטמעת DVFS, ABB, או NTC דורש קושחה ניהול חשמל מתוחכמת ותחושה מדויקת של מתח / tempture.
  • (FLT:0Leakage at Advanced Nodes:FearLT:1) בשעה 16 ננומטר ומטה, כוח סטטי יכול לשלוט אפילו עם אופטימיזציה טובה.על-צ'יפ זיכרונות ועיגולים אנלוגיים רגישים במיוחד לדליפה, לפעמים דורש אפשרויות מיוחדות למצאות כמו ULL (דליפה נמוכה) טרנזיסטורים.
  • (FLT:0)Software Overhead:FLT:1 Power-aware תוכנה דורש מפתחי חשיבה על אנרגיה כמשאב, אשר עלולים להתמודד עם זמן לשוק או עם יכולת קוד.

מגמות עתידיות ב- Low-Power DSP עבור IoT

דחיפה חסרת רחמים כלפי אינטליגנציה עצמאית היא המניעה מספר מגמות:

  • (FLT:0)Neuromorphic מחשוב: FIRLT:1 ; רשתות עצביות מונעות אירוע (SNN) יכולות לעבד נתונים של חיישן עם כוח נמוך מאוד, שכן רק נוירונים פעילים צורכים אנרגיה. חברות כמו BrainChip ו-Sense מפתחים ליבות SNN שעובדות לצד DSPs מסורתיים עבור תמיד על הקצוב.
  • (FLT:0) אינטגרציה heterogeneous (Chiplets): ibpherd (העתיד SoCs) עשוי לשלב שבב DSP עם שבב מאיץ ביצועים גבוהים, כל אחד על תהליך מותאם משלו, מחובר באמצעות אריזה מתקדמת.זה מאפשר לכל בלוק להשתמש בטכנולוגיה הטובה ביותר עבור כוח ודרישות מהירות שלה.
  • (FLT:0) AI-Driven Power Management: FLT:1 Machine מודלים עצמם ניתן להשתמש כדי לחזות עומס עבודה ולהתאים את מצבי שינה או מצבי שינה אגרסיביים יותר מאשר אלגוריתמים קונבנציונליים.
  • (FLT:0) על-Chip Energy Storage and Power Gating of Memories:FLT:1 Small Supercapacitors או סוללות פילים דקים המשולבים על השבב יכולים לספק אנרגיה זמנית לעיבוד, המאפשר ל-DSP לפעול בעוצמה נמוכה יותר מהסוללה הראשית.
  • (FLT:0) סטוארדיזציה של ממשקי API של Power API: ההרחבה 1 (FLT:1) קבוצות תעשייה כמו פרויקט Yocto וניהול כוח לינוקס פועלים כדי לתקן ממשקים עבור DVFS ו מצבי שינה, מה שהופך אותו קל יותר לפתח קושחה DSP עם כוח נייד.

מסקנה

השגת צריכת חשמל נמוכה במעבדי DSP עבור מכשירי IoT היא אתגר רב פנים הדורש גימור זהה של חומרה, תוכנה ואסטרטגיות ברמת מערכת.מטכניקות היסוד של DVFS, כוח מתפתל, וקצב שעון, אופטימיזציה אלגוריתמית ומבצע מונחה אירוע, כל אלמנט תורם לתקציב אנרגיה הוליסטי.

על ידי יישום הטכניקות שנדונו במאמר זה, מפתחים יכולים להאריך את חיי הסוללה של המכשיר, לשפר את היעילות התפעולית ולתמוך פריסות IoT בר קיימא - תוך התמודדות עם עתיד שבו אינטליגנציה קצה היא בעלת עוצמה ומודעת עוצמה.