אתגרים בייצור CISC Microprocessors עם ליתוגרפיה מתקדמת

ייצור מחשוב מורכבות (CISC) מיקרומעבדים הפך לאחד הניסיונות התובעניים ביותר במרקם מוליכים למחצה מודרני.כפי שהתעשייה דוחפת לעבר צמתים קטנים יותר שאי פעם מופעלים על ידי טכניקות ליתוגרפיה מתקדמות כגון אולטרה סגולה קיצונית (EUV) ליתוגרפיה תעשייתית מתקדמת, האתגרים המתרבים על פני חומרים מדעיים, בקרה, יעילות כלכלית ועיצוב ארכיטקטוני של CISC, עם הוראות גדולות, קבוצות מיקרו-מעבדים מתקדמים, ואסטרטגיות ייצור לא יכולות טכנולוגיות, ולא שיטות פעולה, תהליכים ייחודיים.

הנוף האוטוביוגרפי של CISC מעבדים

התפתחות DUV ל- EUV Lithography

המעבר מ-DUV עמוק אולטרה סגול (DUV) ליתוגרפיה, אשר משתמש 193 אור אורך גל אור, ל- EUV lithography ב 13.5 nm הוא קפיצה דורית עבור תעשיית המוליכים למחצה.עבור מיקרומעבדים של CISC, אשר אורז מיליארדי טרנזיסיסטורים לתוך מת יחיד, האיחוד האירופי מציע את ההחלטה הדרושה לתבניות ב- 7m, nm, ועכשיו 3m טכנולוגיה לא הייתה השפעה יעילה יותר, לא הייתה אפסית, 000 של תאים ללא שינוי יעיל יותר, 000 של כלי DV חלקה, 000 של מערכת ההפעלה, 000, 000, 000 של מערכת ההפעלה, 000 של מערכת ההפעלה, 000 של VTVT.

בעיית הגבלת ההחלטות

גם עם EUV, התעשייה מתקרבת לגבולות רזולוציה בסיסית המוטלת על ידי קריטריון ריילי.עבור numerical aperture (NA) ואורך גל, יש גודל מינימום תכונה שניתן להדפיס באופן אמין על ידי סורקי האיחוד האירופיV להשיג NA של 0.33, המאפשרת החלטה למטה עד 13m חצי צוק.

דרישות מינימליות ועדיפות

המונחים: אטומי Scale

ב-5 nm node ולמטה, ממדים transistor נמדדים קומץ של אטומים. FinFET, אשר היו עבודת המעבדים CISC מחברות כמו אינטל ו- AMD, עכשיו להתמודד עם מגבלות קשקשים יסודיות. רוחב ה-finp ב- 5nm FinFET הוא בערך 5-6 nm, המייצג רק 20-25 אטומים על פני כל וריאציות ברוחברומית משפיע ישירות, לחץ דם מתקדם, שניהם, לחץ דם מתקדם (Ric) על פני כדוריות) ו- 300 מטרדנציה קריטית (D) על פני כדוריות).

מדיניות יתר ופעולות

מעבדי CISC מודרניים מעסיקים 12-15 שכבות מתכת, כל אחד מהם חייב להיות תואמים לשכבות קודמות עם דיוק atomic. overlay שגיאות קטן כמו 1 nm יכול לגרום מכנסיים קצרים, פותח, או כישלונות אמינות בערימה של חיבור.EU כלים להשיג דיוק על פני 0.5 nm באמצעות שילוב של מיקום מדויק, סימני מהירויות, ותיקון חישובי של שגיאות שיטתיות, כמו גם תבניות מורכבות, אשר לעתים קרובות יותר, כגון חסימת שליטה של תאים קשים, עם יותר, עם יותר, כגון לוגיים, כגון לוגיים.

טעות של צוק (EPE)

שגיאה מיקום (EPE) התפתחה כמדד הליתוגרפיה הקריטי ביותר בצומתים מתקדמים. EPE כוללת את כל מקורות וריאציות בהעברת דפוס: שינויי תקליטור, שגיאות יתר, עיוות קו וטעות במסכה.עבור מעבד של 3 nm CISC, סך EPE הכולל עשוי להיות פחות מ 2 nm. זה משאיר כמעט ללא תשלום עבור כל תהליך יחיד.

מדע בדיוני

ביצועי צילום ב- EUV Wavelengths

האיחוד האירופי V מכסה דרישות קיצוניות על חומרים פוטוסטריסטיים. 13.5 nm photons יש אנרגיה של 92 eV, אשר מספיק כדי להונות כל חומר וליצור אלקטרונים משניים שיכולים לחשוף אזורים מנוגדים שכנים.אפקט הסטוצ'יסטי הזה מגביל את ההחלטה מעבדי השפעה ומגדיל את קצה קצה של חומרים כימיים מסורתיים נגד מערכת הדם שלהם (CARs) המאבק באיחוד האירופי, כי אלקטרונים משניים להפיץ באופן בלתי צפוי, כולל מגבלות גליום חדש, כולל מטושטשות גבוהה יותר, כולל מטושטשים חדשים מטושטשים, כולל מטושטשים, כולל מוטציות מגנטיות, כולל ⁇ .

Underlayer and Hardmask Engineering

ערערת הסרט תחת הפוטוסטריסט ממלא תפקיד קריטי בהעברה דפוס.עבור צמתים מתקדמים, ה-Underlayer חייב לספק במקביל תכונות אנטי-רזה, דבקות להתנגדות, ו- וכו'הסלקטיביות ל- Substrate הבסיסית. at EUV Wavelengths, נוגדנים אורגני מסורתי קולט יותר מדי אור, צמצום המינון הזמין עבור יצרני חשיפה.

אתגרים חומריים

בעוד ליתוגרפיה בעיקר דפוסים את הטרנזירים הקדמיים, ערימה הקישור האחורי מציבה את האתגרים החומריים שלה.כפי שגודלים תכונה מתכווץ, ההתנגדות של חיבורי נחושת עולה עקב פיזור אלקטרונים בגבולות דגנים ועמודים. בעיה זו חריפה עבור מעבדי CISC הדורשים חוטים ארוכים כדי לנת אותות רחבים, כגון cobalt,ruium, mobdenme, ו-mebdent אלה הם אלה תהליכים מכניים (מדפים) הדורשים שינויים קריטיים של חומרים אלה.

מבנה עלויות ויציבות כלכלית

האיחוד האירופיV Tool Capital Expendture

סורק האיחוד האירופי בעל גודל גבוה אחד עולה כ-150 מיליון דולר, לא כולל שינויים במתקן הדרושים כדי לתמוך בו.מצב של-הארט לייצור מיקרו-מעבדים של CISC עשוי לדרוש 20-30 כלים כאלה, המייצגים את ההון של 3-6 מיליארד דולר עבור ציוד ליתוגרפיה לבדו.העלות עבור EUV היא בערך פי 2-3 מאשר DV, אשר משפיע באופן משמעותי על הרווח של 30 עבור מעבדים גדולים יותר מ-Cscfcremecremes, אשר יניבים את היצרנים, כלומר, מאשר מעבדים לחץ חזק, מאשר מעבדים ניידים, מאשר מעבדים, כלומר, מאשר שבבים, כלומר, מאשר מעבדים, מאשר מעבדי לחץ נמוך יותר מאשר מעבדים ניידים, מאשר מעבדי לחץ נמוך יותר מאשר שבבים ניידים.

מורכבות המסכה ועלויות

תמונות של EUV הן מורכבות משמעותית יותר מאשר עמיתיהם DUV. כל מסכה מורכבת מ-40-80 שכבות של molybdenum וסיליקון כדי ליצור מראה Bragg רפלקטיבי, מעל שכבת קולט כגון טנטלום nitride.המסיכה ריקה חייבת להיות ללא פגם 100 בסולם ננומטר, הדורש בדיקה על ידי אלקטרון beam או אקטיני (V) כלים אופייניים עבור כבל 20C עשוי להיות מגובה של 80.

פב מבצע Expenses

מעבר לציוד ההון, עלויות התפעול של fab ציטוגרפיה מתקדמות הן משמעותיות.כלי EUV דורשים תנאים אקוקום קיצוניים, לייזרים בעוצמה גבוהה (למקור), ותחזוקה תכופה.צריכת החשמל של סורק EUV יחיד היא בערך 1-2MW, לא כולל קירור ותשתית ואקום.עבור fapb בקנה מידה גדול, הצעת החשמל לבדה יכולה לעלות על 100 מיליון דולר בשנה.

Defect Control ו-Yeld Optimization

Defects in EUV Lithography

פגמים סטוציים הם אקראיים, ננומטרי וריאציות בדלדלות דפוס כי מתעורר מן האופי הסטטיסטי של ספיגת פוטון וגברה כימית בהתנגדות. פגמים אלה לא ניתן לחסל על ידי שיפור המסכה או הכלי; הם טעונים לפיזיקה של תהליך החשיפה.במעבד CISC עם מיליארדי טרנזיסטורים, פגום של 0.01 מומים רק לסנטימטר יכול להפחית את התשואה על ידי 10-20%.

מטרולוגיה והערכה ב- Advanced Nodes

מציאת פגמים כאשר גודל הפגם קטן יותר מאשר אורך הגל של אור גלוי דורש טכניקות בדיקה מתקדמות. בדיקת אלקטרון beam איטי מדי עבור כיסוי vafer מלא, בעוד כלים בדיקה אופטית נאבקים לפתור פגמים תת- 10 nm. התעשייה הופכת לטכניקות חישוביות כגון זיהוי פגם מבוסס מכונה על סינון אלקטרונים (SEM) ובדיקה אקטואלית באורכי גל EUV עבור מעבדי CISC, כמו בדיקת משוב רפרומטרה מהירה, אך היא תהליך ביקורתי תיבות של בדיקות אופטיות (Dic) הוא צורך בדיקות קריטיות) והשגת נתונים קריטיות, אך התקדמות, אך התקדמות, אך התקדמות, כמו בדיקות מתמטיות, כמו בדיקות מתמטיות, כמו בדיקות מיקרוסקופיות, כמו בדיקות מתמטיות, אך ורקורדות, כמו בדיקות מתמטיות, אך היא תהליך בדיקות מתמטיות, אך התקדמות, אך התקדמות, כמו בדיקות אופטיות, כמו בדיקות מתמטיות, כמו בדיקות מתמטיות, כמו בדיקות מתמטיות, כמו בדיקות אופטיות, אך בדיקות מתמטיות, כמו בדיקות מיקרוסקופיות, כמו בדיקות אופטיות, כמו בדיקות מתמטיות, בדיקות אופטיות, כמו בדיקות אופטיות, אך בדיקות אופטיות, אך בדיקות אופטיות, כמו בדיקות אופטיות, כמו בדיקות אופטיות, כמו בדיקות אופטיות, אך בדיקות אופטיות, כמו בדיקות

עיצוב-Technology Co-Optimization (DTCO)

DTCO מייצג שינוי יסודי כיצד מעבדי CISC מתוכננים.במקום לעצב מעבד ולאחר מכן הידיד אותו לייצור, DTCO משלב מגבלות ליתאוגרפיים לתוך זרימת העיצוב מההתחלה.זה אומר בחירת ארכיטקטורות טרנסטור (FinFET, צפיפות, או זיוף) ופריסות תאים כי הם גמישים לעיבוד.

CISC-Specific Architectural Stresss

מורכבות מיקרוקוד ותקציב Transistor

ארכיטקטורות CISC כגון x86 מסתמכות על ROMs microcode גדול כדי לפענח הוראות מורכבות למיקרו-פעולה פשוטה יותר.לוגיקה מיקרוקוד זו אינה בקנה מידה טוב עם ציטוגרפיה מתקדמת כי היא משתמשת בערכים מותאמים אישית עם מחיקה לא סדירה. התקציב הטרנסיסטאור עבור microcode יכול להיות משמעותי: ליבה מודרנית x86 עשויה להקדיש 5-10% של ספירת transistorcode למיקרו-אסטוגרפיה, התקדמות עיצוב ו-מחדשנית, כי הוא הופך להיות משמעותי יותר, כלומר, כלומר, מעבר ל-מסלולארי, כלומר, כלומר, מעבר ל-PTL תצורה של כל ה-מסלולארית ה-PTSD, יותר, הוא מוסיף את כל שינוי, יותר, כלומר, יותר, יותר, יותר, כלומר, יותר, כלומר, יותר, יותר, נוגדת ה-PTSTDrex86 המודרנית, יותר, יותר, כלומר, יותר, יותר, יותר, יותר, כדי להפוך את כל שינוי, יותר, נוגדת ה-מחדשהשלב רגיש, יותר, כלומר, יותר, יותר, יותר, כלומר, כלומר, על פני המערכת המודרנית עשוי להקדיש 5-10% של חומר זה יכול להיות משמעותי, כלומר, מעבר ל-מחדשה, כלומר, כלומר, כלומר, כלומר, כלומר

הכח הכח הכח והניהול הירומלי

לימוזינה מתקדמת מאפשרת ליותר טרנזירים לאזור, אבל צפיפות הכוח של מעבד CISC ממשיכה לעלות.המעבר מטרנסים מתכננים ל- FinFETs שיפר את יעילות הכוח על ידי צמצום זרם הדליפה, אבל המתח הגדל האט בצומת מתקדם.עבור מעבדי Lir C שפועלים ב- 3-5 GHz, צפיפות הכוח יכולה לעלות על 100 / CMFreave:02Flowing טמפרטורה גבוהה של לחץ אווירי.

מורשת: Compatibility Constraints

אחת התכונות המגדירות של ארכיטקטורת ה-x86 CISC היא תאימות לאחור לאורך עשרות שנים של הרחבות סט ההוראה.שמירה על תאימות זו בסיליקון דורש כי מבנים מיקרו-אסטיים מסוימים נשארים ללא שינוי פונקציונלי, אפילו ככל שהליתוגרפיה הבסיסית מתפתחת.זה יוצר מתח בין החופש לייעל את העיצוב עבור צומת חדש ואת הדרישה לשמר התנהגות מורשת.

תגובות בתעשייה וכיוונים עתידיים

High-NA EUV Lithography

כלי High-NA EUV, הצפויים להיכנס לייצור בשנת 2025-2026, יאפשרו את ההחלטה ל-8 nm half-pitch, מספיק עבור 2 nm ו-1.4 nm nodes. עם זאת, מערכות גבוהות שלNA להביא אתגרים חדשים, כולל עומק מופחת של מיקוד, עלייה ברמות הצללה, ואת הצורך בטיפול מבוסס אבק במהירויות גבוהות יותר.

טכניקות מתקדמות: SADP ו- SAQP

דפוס כפול משוחד עצמי (SADP) ותבנית מכוננת עצמית של quadruple דפוס (SAQP) מרחיב את ההחלטה של EUV על ידי שימוש בחליפים צדדיים כדי להגדיר תכונות במגרש קטן יותר מהאגן הליתרפי.טכניקות אלה חיוניות לתבניות של אזורי אחסון הדוקים ביותר כגון פין ושער בפינפידנטפיסט מתקדם וטרנסטוריסט.

חומרים חדשים של ערוץ: ננוגליונות ו-Forksheets

ב 3 nm node ומעבר, nanosheet (gate-all-round) transistors להחליף FinFETs לספק שליטה אלקטרוסטטית טובה יותר זרם כונן גבוה יותר. lithography עבור מבנים ננוגליים דורש דפוס סיליקון מחסנים סיליקון וסיליקון-germanium שכבות עם דיוק אטומי.האתגרים קריטי כוללים השגת עובי אחיד על פני הערימה, שליטה על המימד הפנימי, וצמצום ההתנגדות עבור גלידות קיצוניות, הן של תאים מרובים של תאים אטומיים, הן תואמים את המשתנים, הן את המשתנים יותר, הן קונבנציונאליים מרובים של גליונות, הן תואמים את המשתנים, 000 רחב יותר, 000 רחב יותר, 000.

אינטגרציה של Lithography ו-AI

העומס החישובי הנדרש כדי לחזות ולתקן את עיוותים ליתוגרפיה גדל באופן אקספוננציאלי עם כל תיקון אופטי (OPC) ואופטימיזציה של מקור-מסק (SMO) עכשיו דורש חישובים מקבילים מסיביים, לעתים קרובות לוקח ימים או שבועות עבור תיקון מלא שבבים (Op) מודלים של אינטליגנציה מלאכותית, במיוחד רשתות עצביות עמוקות מאומן על נתונים של תהליך סימולציה, הבטחת להאיץ חישובים אלה על ידי 10x תוך שמירה על דיוק, עבור מעבדים AI-ידי מערכת החיסון, עם עיצובים, עם אופטימיזציה של AI-ידי AI-ידי אופטימיזציה של מערכות AI.

מסקנה: הדרך קדימה לייצור CISC

ייצור מיקרומעבדים CISC עם סיקור מתקדם ב 3 nm, 2 nm, ו sub-2 nm nodes דורש מאמץ מתואמת על פני חומרים פיתוח, הנדסה כלי, מתודולוגיה עיצוב, ושילוב תהליכים.האתגרים הם עצום: דיוק בקנה מידה אטומי, שליטה פגומה סטוצ'סטית, עלויות הון מסיבי, מגבלות מורשת אדריכלית, ואת הפיזיקה הבסיסית של החשיפה של האיחוד האירופי.

כלים של האיחוד האירופי, ננוגליון ו- Forksheet Transistors, טכניקות דפוס מתקדמות, ו- AI מונחות ציטוגרפיה חישובית כל מייצגים נתיבים מבטיחים קדימה.עבור מעבדים של CISC באופן ספציפי, היכולת לדרג מקבילות ברמת ההוראה, היררכיה של cache ו בלוקים לוגיים מורשת יהיה תלוי כמה ביעילות ניתן ליישם את הטכנולוגיות הללו על תערובת הטרוגנית של מבנים על שיתוף פעולה מודרני שנמצא בין יצרנים, מעבדים, לבין ספקים, מעבדי IDA, יותר מאשר אדריכלים קריטיים.

הדור הבא של המיקרומעבדים של CISC ידחוף את הגבולות של מה אפשרי פיזית בסיליקון.היצרנים שהצלחה יהיה אלה שיכולים לשלב לימוזינה מתקדמת עם הבנה עמוקה של דרישות ספציפיות של CISC, איזון חדשנות עם הדרישות הפרגמטיות של תשואה, ביצועים, עלות.כפי שהתעשייה ממשיכה בקנה מידה, הגבול בין עיצוב וייצור מטושטש עוד, מה שהופך את co-actoration לא רק יתרון תחרותי עבור מגזר הישרדות תובעני ביותר של מוליכים למחצה.

(ב) לקריאה נוספת על הכלכלה של האיחוד האירופיV אימוץ, ראה:0IEEE International Symposium on Semiconductor Manufacturing (ISSN)IRLT:1 ו-FLT:2Chris Mac's Lithography BlogcioFLT 3 עבור עקרונות יסוד של החלטה והתמקדות.