(DIS) הם הגשר הקריטי בין העולם הפיזי האנלוגי לבין תחומי עיבוד דיגיטליים במערכות זמן אינספור בזמן אמת.מ מכ"מים של הדופק-הדיווחים המדריכים את המטוס לעיבוד הבסיס ב-5G תשתית סלולרית ו-Ed-end של פתרונות עיבוד בזמן אמתי, רכיבים אלה חייבים לזרז את אותות היסוד הן במהירות והן את רמות ה-Fretratating של מערכת עיבוד אחת לשנייה.

אתגרים גדולים ב-High-Speed ADC Calibration

ה calibration של ADC במהירות גבוהה חייב להתמודד עם מגוון של מקורות שגיאה שהופכים חמורים יותר כמו שיעורי הדגימה לדחוף לתוך משטר רב-GS / של s. אתגרים אלה ניתן לחלק לתוך אי-ודאות תזמון, אי-לינאריות סטטית ודינמית, תלות סביבתית, ואת המורכבות הספציפית של אדריכלות רב ערוצים מודרניים.

תזמון ללא ספק ושעון Jitterty

(ב) , [17] , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

DNL ו- DNL

(FLT:0) אי-לינאריות (INL)BuildFLT) 1 ו- (FLT:2 אדישות אישית (DNL) , 3) מתארות סטייה מהתיקת ההעברה האידיאלית של ADC. בעיצובים מהירים גבוהה - במיוחד צינורות ואדריכלות פלאש - חלים על תקלות ושילוב של חומרים בלתי לינאריים, אשר יכול להגיע למספר אפקטים מהירים במיוחד על ידי אופטימיזציה סטטית או ירידה (L)

תופעות לוואי דינמיות ואפקטי זיכרון

(ב) ב-InL/DNL, ADCs במהירות גבוהה מציגים עיוותים תלויי אותות, אשר משתנים עם תדירות קלט וקצב גילוח.מקורות נפוצים כוללים FLT:0slew-rate הגבלת הגבלת ה-EvolutionFLT:1 ב-עקוב אחר מעגלי יישום נכונים, bufferation non-Firadance , ו-Hsteresis מיישבים ללא הגבלה בין המרהאפקטים אלה יוצרים עיוותים ואפקטים של אימפולסים של אימותים של פתורים, אך ורק על ידי ריצוף זיכרון פתורים פשוטים (Flowupada) אשר תלויים באפקטים (ראויים (ראויים) על ידי פתורים פשוטים של אימפולסים פשוטים של פתורים של פתורים של פתורים של פתורים) על ידי רזולוציה של אימפולסים של פתורים של אימפולסים של אימפולסים של רצף של פתורים של רצף של אימפולסים של רזולוציה של פתורים של רזולוציה של רזולוציה של רזולוציה של רזולוציה של רזולוציה של אימפולסים (R) אימפולסים של קידוד DV-Flowdphvptada) רזולוציה מוגבלת של רזולוציה מוגבלת של רזולוציה

רגישות סביבתית

(ה-מהירות הגבוהה ADCs רגישים לטמפרטורה, מתח אספקה ואפילו ההזדקנות. טמפרטורות coefficients של מתחים ההתייחסות על שבב, מפורשים, ו-Sampling capacitors יכול לעבור בדפוסי L על ידי כמה LSB על טווח הטמפרטורה התעשייתית (- 40 מעלות צלזיוס ל +85 ° C) טיפות על פני רשתות הפצה כוח לגרום וריאציות שמשנות את טווח בקנה מידה מלא במערכות מעקב אמיתיות, כי הוא צורך תיקון 0Flastation הוא לעצור את זה אינו פועל.

מורכבות של מערכות מרובות-Channel ו-Time-Interleaved

כדי להשיג שיעורי דגימה מספיק מעבר ליכולת של הליבה הבודדת (למשל, 10 GS /s), מעצבי המערכת משתמשים לעתים קרובות ב- ADCs: מספר תת-ADCs דגימה באותו קלט באופנה עגולה-רובין (למשל, רצף של 3 סטיות) מקטין שגיאות נוספות של ספקטרום (מפרקים שונים של ספקטרום) או ירידה משמעותית (Flowed)

טכניקות ופתרונות

הפחתת מהירות גבוהה מודרנית ADC מעסיקה תערובת של עיבוד אותות דיגיטליים, כוונון חתומה מעורב ואלגוריתמים הסתגלות. הפתרונות נעים משיטות יסוד אשר מפריעים לנתיב האות לגישות רקע מלא הפועלות באופן בלתי נמנע למשתמש.

Foreground vs. רקע קלברציה

(FLT:0) ⁇ חזיתית (FLT:1) מבוצעת במהלך מצב שימור ייעודי, בדרך כלל בסטארט-אפ או במהלך הבדיקה.סימן התייחסות ידוע (למשל, גל מדויק או רב-טון) מוחל, וטעויות ADC מסתמךות ומאוחסנות בטבלה מבטית או סט של יעילות.

רקע דיגיטלי קליברציה מתקרב

כמה טכניקות רקע דיגיטליות צברו את התווך בתעשייה:

  • (FLT:0 â € ¢-mean-squares (LMS) סינון הסתגלות: ⁇ FLT:1 מודל ההתייחסות של ה- ADC האידיאלי משמש ליצירת אות שגיאה, ו coefficients של מסנן פיצוי דיגיטלי (למשל, עבור קבלת תיקון ויציאה) הם מעודכנים זה יעיל עבור שגיאות ליניאריות אבל יכול להיאבק עם אי לינאריות אם המודל הוא לא מתאים.
  • (FLT:0Correlation מבוסס calibration:cioFLT:1) על ידי הזרקת רצף ידוע פסאודו-random (או באמצעות מבנה הקורלציה של האות), מהפך ורווח פגמים ניתן להעריך על ידי חציית הפלט עם גרסה מאוחרת של הקלט.
  • (FLT:0 Histogram מבוסס calibration: ⁇ 1) קוד הפלט הוא בהשוואה להתפלגות צפויה (למשל, אחידה עבור קלט ראות', או arcsine עבור גל חטא) Deviations מצביעים על שגיאות של INL, ואת שולחן התיקון נבנה על ידי התאמת הנגיף המצוין לאידיאל.
  • (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

טכניקות מעורבות-Signal Calibration

לא כל הדליבון יכול להיעשות רק בתחום הדיגיטלי.טכניקות בעלות ברית מעורב להתאים את ה- אנלוגי חזיתית כדי להפחית שגיאות לפני דיגיטציה:

  • (FLT:0) ניתן להסיק מערך capacitor: ibph:1 בצנרת ADCs, גודל ה-Sampling capacitor יכול להיות מכווץ לתקן את השגיאה capacitor, שיפור DNL ו- INL במקור.
  • (ב) ⁇ :0) בהתייחסות ל- DACs: ⁇ F1 , הפניה של מתח מדויק עוברת כדי למדוד את הרווח היעיל של כל שלב, ואת הרווח השונה של הבמה הוא trated בהתאם.
  • (FLT:0) אנלוג מעכב לולאות נעולות (DLLsOVA): 1 עבור התאמת skew שעון ב- ADCs, אנלוגי DLLs לספק כוונון עדין של שלב השעון המאגד עבור כל תת-ADC. מתח הבקרה מעודכנת על ידי מנוע שימור דיגיטלי המבוסס על הערכות skew.

תיקונים אלה מעורבים בסימן להפחית את הנטל על עיבוד דיגיטלי ויכולים להשיג יעילות אנרגיה טובה יותר, כי השגיאה נקבעת לפני שהמידע מוגדר.

הסתגלות לשינויים סביבתיים

כדי לשמור על דיוק על פני טמפרטורה וריאציות אספקה, קליברציה חייבת להיות הסתגלות.גישה אחת היא להטמיע את ה-FLT:0temperatureחיישנים חיישנים התחדשות 1 על ADC למות ולהשתמש בטבלה טרום-כריזמטית טמפרטורה 3 כדי להתאים את קורטיזטנים.

קיצור של Time-Interleaved ADCs

בהתחשב בהסתברות של זמן קצר ADCs במערכות מהירות גבוהה, פתרונות מיוחדים הופיעו.עבור תחילת לא ניגוד, טכניקת הרקע הפשוטה ביותר היא ממוצע כל פלט של ערוץ במשך תקופה ארוכה; ה-Dc offset הוא ההבדל מן הצורה האחרונה של תיקון דיגיטלי, מקבל חוסר התאמה בין פיזור של כל אחד של פלט של ערוץ.

שיקולים מעשיים

הגבלת קלוריות במערכת ייצור בזמן אמת כוללת עצירות מסחר בחומרה מעל ראש, עצלות וזמן מבחן. מהנדסים חייבים להחליט אילו שגיאות הן קריטיות ביותר עבור היישום שלהם וכמה לוגיקה דיגיטלית ניתן להקדיש ל cabration.

המונחים: overhead and Latency

כל אלגוריתם של קיטור אחרון צורב שערי היגיון, זיכרון וכוח.תיקון מבוסס על לוח הזמנים של INL עשוי לדרוש 2FLT:0NIRFLT:1 מילים של זיכרון (שם N הוא החלטה ADC) - עבור 12 סיביות ADC זה בהכרח 4096 תכונות, אשר הוא שיקול דעת צנוע.

על-ידי צ'יפ לעומת-צ'יפ קליברציה

(ADCs) במהירות גבוהה לשלב לוגיקה של קיטור על אותו למות כמו הממיר.זה מקטין ספירת סיכות חיצונית ומאפשר ADC לפעול כמודול self-calibrating עצמי של עצמו.על שבב קלמנט לעתים קרובות משתמש מכונות ממשלתיות דיגיטליות מתוחכמות כי לבצע רצף קבוע, הגבלת גמישות אך מבטיח התנהגות מתקדמת יותר.

מבחן וקביעת

אימות יעילות של ADC calibration דורש סביבה בדיקה איכותית. גנרטורים אותות חייב להיות רעש בשלב נמוך יותר עיוות מאשר ADC נבדק; אחרת, שגיאות קליברציה עלול להיות מסוקרן. aתצורה טיפוסית כוללת מדד FLT:0ultra-low- jittereration) לאחר ניתוח זיכרון רזולוציה גבוהה של רזולוציה גבוהה (RDC) לאחר ניתוח רזולוציה גבוהה של זמן רזולוציה גבוהה של רזולוציה (R)

כיוונים עתידיים

(כשיעורי נתונים ממשיכים לטפס - עם ADCs מגיע 128 GS /s במפגינים מחקר - טכניקות קיטור מינימלית מתפתחות.FLT:0) Machine LearningFLT:1 נחקר עבור תיקון לא לינארי, שבו רשת עצבית מאומנת על עיוותים ידועים ולאחר מכן מוחלת במשרה אמיתית לפלט ADC.

מסקנה

קלברלינג במהירות גבוהה ADCs עבור מערכות בזמן אמת היא בעיה הנדסית רב פנים נוגעת בעיצוב אנלוגי, עיבוד אותות דיגיטליים וארכיטקטורה מערכתית.האתגרים - מ-Jirter שעון ולא ליניאריות סטטיות ועד להפרעות זמן - דורש שילוב של עבור מערכות מכ"ם וטכניקות רקע, הן דיגיטליות ושילוב של מערכות הגנה מוצלחות יותר.

לקבלת עומק נוסף, התייחס למשאבים אלה:

  • (ב) ⁇ (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) [15] ,9.