הקדמה: התפקיד הקריטי של ADCs ב 3D Imaging ו- Lidar

ממירים מהירים אנליגנו-ל-Digital (ADCs) יוצרים את עמוד השדרה של מערכות הדמיה תלת-ממדיות מודרניות וזיהוי אור ו-Renging (Lidar) מערכות אלה מסתמכות על המרה מהירה ומדויקת של אותות אנלוגיים - דגני לייזר מחוסנים או תבניות אור מובבנות - בנתונים דיגיטליים שניתן לעבד כדי ליצור מפות מדויקות, עננים נקודה, או 3D מודלים ללא ביצועים מהירים ומציאותיים כגון יישומים סביבתיים, כגון פתרון סביבתיים, כגון פתרונות סביבתיים הדרושים כדי להשיג פתרון סביבתיים.

בעוד Lidar נע מפלטפורמות מחקר מוקדמות למוצרים בשוק המוני עבור מערכות ניהול רכב (ADAS), מל"טים ומיפוי סלולרי, הדרישות על מהירות ADC, פתרון ויעילות כוח יש מוגברת.מערכת לידר טיפוסית עשויה לדרוש קצבי דגימה גדולים יותר של מספר ג'יגה-מדג'טים לשנייה (GS) תוך שמירה על 10-14 סיביות של פתרון יעיל זה של מהירות ודוחפת מהירות גבוהה יותר של CMOS.

אתגרים מרכזיים בעיצוב ADC עבור 3D Imaging ו- Lidar

פיתוח ADCs העומדים בדרישות המחמירות של מערכות הדמיה תלת-ממדיות ו- Lidar כרוך בהעלאת מספר מכשולים בסיסיים. להלן הם האתגרים הקריטיים ביותר, כל אחד מהם בעל השלכות משמעותיות על ביצועי המערכת.

שיעורי הנפיחות הקיצוניים לעומת ההחלטה

המתח הבסיסי בכל ADC הוא בין שיעור הדגימה לבין ההחלטה.כדי ללכוד פרטים בסדר בדופק החזרה של לינדר - כגון זמן עלייה, פסגות רעש, והשתקפות רב-פת - הממיר חייב לדגימה בשיעורים שהם פעמים רבות רוחב אות (בקיצור זמן טיפוסי של מערכת Lidar עם דופק של כמה שניות, שיעורי דגימה תרמיים של 1 עד 10 מעלות צלזיוס) הוא בדרך כלל משמעותי ביותר של מהירויות של מהירויות של פחות יעילות של 12 סיביות.

אתגר זה הוא במיוחד חריף במערך הבזק לידר וצילומים יחידניים (SPAD) שבו אלפי ADCs חייבים לפעול במקביל. האזור ומגבלות הכוח של מערכת רב ערוצים לעתים קרובות לכפות מעצבים לבחור החלטות נמוכות יותר (למשל, 8-10 ביטים) או להשתמש בטכניקות מנטרול זמן, אשר מביאות את סט דרישותיהם של דרישות קלודות משלהם.

גבולות ב-Inner Front End

לפני ADC מדגימה את האות, את קצה החזית האנלוגי - מדגימים מגבר, מסננים, ומעגלים המיוצרים מדגם - יש לשמור נאמנה את אותות הגלום.רחב פסים מהר לייזר או ממודולים אלה גלי גל מתמשך (FMCW) Lidar יכול בקלות לעבור כמה ג'יגה-הרץ של רוחב פס.

ניהול חשמל ו-Thermal Management

ADCs במהירות גבוהה הם מרכיבים של כוח-hungry. a יחיד 10bit, 10 GSPS המרתר יכול להתפזר כמה מאות מילימטרים לוואט על פני וואט. במערכת Lidar עם 64 או 128 ערוצים, צריכת הכוח המצטברת ADC עשויה לעלות על 100 וואט, המוביל לבעיות ניהול תרמיות.

שעון תזמון Jitter and Phase Noise

אפילו ADC מושלם יניב שגיאות אם השעון המעשן אינו יציב. Aperture jitter - תזמון שינויים מיידיות ב- sampling מיידי - באופן ישיר ממיר למתח בפלט ADC, במיוחד עבור אותות קלט גבוה ⁇ גבוה (עבור קלט GHz אחד), 1 pico של RMSitter יכול להפחית את SNR ל מתחת ל 50B, הגבלת טווח קשה עבור לטווח ארוך טווח דינמי, ולכן לחץ דם ארוך טווח איטי יותר של שעון .

מידע באמצעות ערכת וידאו ו- Interface Bottlenecks

ADCs במהירות גבוהה לייצר כמויות עצומות של נתונים. A 10bit, 10 GSPS להמיר 100 Gbps נתונים גולמיים - הרבה יותר מדי עבור ממשק LVDS מקבילה המסורתית.גם עם נתיבים מרובים של ממשקים סידוריים מהירים כגון JESD204B / C, שיעור הנתונים המצטבר יכול לדחוף את הגבולות של FPGA או ASIC מקבל ו-ספרתי תיבות של מערכת לייזר חייב לכלול את הפחתת אבטחה נמוכה, אך ורק כדי למנוע את הדופק מוגבל של מערכת נתונים, אך ורק כדי להפחית את הפחתת לחץ דם מוגבל של מערכת נתונים, אך ורק כדי להפחית את ה-C, אך ורק כדי למנוע דחיסה, אך ורק כדי להפחית את ה-ידי תיבות של מערכת נתונים מוגבל של מערכת נתונים מוגבל של מערכת נתונים מוגבל של מערכת נתונים, אך ורק כדי להפחית את ה-ידידפסיבי תיבות של מערכת נתונים, אך ורק כדי להפחית את הפחתת לחץ דם מוגבל של מערכת נתונים, אך ורק כדי למנוע דחיסה, אך ורק כדי להפחית את ה-ידידפסיבי תיבות של מערכת נתונים מוגבל של מערכת נתונים מוגבל של מערכת נתונים מוגבל של מערכת נתונים, אך ורק כדי להפחית את ה-ידידפסודה מוגבלת, אך ורק כדי להפחית את ה-ידידפסודה מוגבלת, אך ורק כדי להפחית את

פתרונות חדשניים וגישות הנדסיות

למרות האתגרים העצומים, התקדמות משמעותית נעשתה באמצעות שילוב של חידושים של ארכיטקטורת מעגלים, תהליכים מתקדמים למחצה, וטכניקות שימור דיגיטליות.הפתרונות הבאים נמצאים כעת או נמצאים תחת מחקר פעיל.

זמן קצר: ADC Architectures

זמן-interleaving הוא השיטה הישירה ביותר להגדיל את קצב הדגימה ללא להקריב את ההחלטה לתזמון per-converter. על ידי הפעלת M זהה הליבה ADC במקביל, כל דגימה בקצב fs / M, שיעור הדגימה הכולל של תזמון הופך fs.com זה כבר בשימוש כדי להשיג חד-כיפוף ADC עם שיעורי דגימה מעל 100 GS במחקר, עם מדדים דיגיטליים, עם תזמון, עם תזמון קבוע, עם תזמון, עם תזמון, עם תזמון, עם תזמון, עם תזמון קצר-ה, עם תזמון, עם תזמון, עם תזמון, עם תזמון, עם תזמון, 000.

אדריכלות: SAR Architectures

פיפיר ADCs כבר זמן רב להסדיר את העבודה עבור שלבים במהירות גבוהה, מתון-resolution המרה (10-14 ביטים עד 1 GSPS) כל שלב פותר כמה ביטים ולאחר מכן ממיר את שאריות, המאפשר השימוש של מגברי מהירות גבוהה כי הם ביעילות גבוהה של CSAR, אבל מדויק יותר לאחרונה, אדריכלות היברידית המשלבת את החוזקות של צינורות ו apprerereremation עשוי להיות מנפחים במהירות גבוהה (ADCin) לשימוש צינורות אחוריים 2.

חומרים מתקדמים ומעבדים Scaling

הבחירה של פלטפורמות מוליכים למחצה משפיעה עמוקות על ביצועי ADC. Advanced FinFET CMOS ב 7 nm ו 5 nm nodes מציעה מהירות דיגיטלית יוצאת דופן וצפיפות, אשר מועיל עבור calibration וזיכרון, אבל הביצועים האנלוגיים (רווח פנימי, התאמה) ירידה משמעותית ב-GPSDS) גבוהה יותר עבור מהירות אנלוגית טהורה, SiGe BiCMOS עם גבוה (Ge) CMStraicials) ו-Gide (Gemi) יש צורך ב-Gaping CCMide) גבוה יותר עבור CMDLCDLCD) גבוה יותר עבור CMD) גבוה יותר עבור CMDLCDLC (GR) גבוה יותר עבור CMGR) גבוה יותר עבור מהירות גבוהה יותר עבור מהירות גבוהה יותר (GRiciald) ו-GR) CMGRide (GPSDLCDLCDLCDLC) גבוה יותר עבור מהירות גבוהה יותר עבור מהירות גבוהה יותר (GR) CMide (GPSDLC) גבוה יותר עבור מהירות גבוהה יותר עבור מהירות גבוהה יותר עבור מהירות גבוהה יותר עבור מהירות גבוהה יותר עבור מהירות גבוהה יותר עבור מהירות גבוהה יותר עבור מהירות גבוהה יותר (GE) ו-G

תיקון סודיות ותיקון שגיאות

קליברציה דיגיטלית הפכה לגורם קריטי עבור ADCs במהירות גבוהה.עיגולים יכול להיות מתוכנן עם דיוק אנלוגי רגוע, משאיר תיקון לאלגוריתמים דיגיטליים.לדוגמה, נספח של קליברציה מתחיל מקור דיגיטלי מבוקר כדי לבטל את ההתאמות הגבוהות.תיקון קוויריפיות יכול להתבצע עם עבור שדה או רקע שיטות מבוססות משקל כי מודדים לא ליניאריות (L) וליישם כמה טכניקות מתקדמות לסינון עצמי באמצעות מיפוי יעיל יותר.

טכניקות אופטימיזציה כוח

כדי לנהל צריכת חשמל, ADCs במהירות גבוהה מודרני להשתמש במגוון של טכניקות. דינמית כי רק לצרוך כוח במהלך אירועים השוואתיים, בניגוד למגברים סטטיים, להפחית את הכוח הממוצע של אספקת מתח הוא נפוץ: הפעלת הליבה ADC במתחים נמוכים יותר (למשל, 0.9 V) תוך שימוש ברגולטורים נפרדים עבור מציצים והפצת שעונים.

High-Speed Data Interfaces ו-פרוטוקול Standards

כדי להתמודד עם הנתונים של PCB, התעשייה יש סטנדרט ממשקים סדרתיים במהירות גבוהה. JESD204B / C, שפותחה במקור עבור פס רחב, הוא עכשיו ממשק הדומיננטי עבור ADCs במהירות גבוהה מעל 1 GSPS. זה תומך קצבי עד 12.5 Gbps (JESD204B) או אפילו 32 Gbps (JESD204C), באמצעות 8b / 7C כדי לשמור על מספר דחיסה של שעון דחוס בין JD2C.

תחזית עתיד: Next-Generation High-Speed ADCs for 3D Imaging and Lidar

האבולוציה של ADCs במהירות גבוהה רחוקה ממעל. בעוד מערכות לידר דוחפות לעבר רזולוציה גבוהה יותר, טווח ארוך יותר, ועלויות נמוכות יותר, פרדיגמות ADC חדשות מתעוררות.המגמות הבאות יעצבו את עתיד השדה.

AI-Assisted Calibration and Correction

למידת מכונה מוחלת יותר ויותר על תיקון ADC וטעייה.רשתות נילי יכולות להיות מאומנים ללא הפרעה כדי לפצות על אי-לינאריות, אפקטים זיכרון וסחף טמפרטורה, ולאחר מכן לפרוס על שבב באמצעות מנועי הקצאה קלים. AI יכול גם להתאים את נקודת ההפעלה של ADC בזמן אמת, התאמת זרמי הטיה ונקודות שעון כדי לשמור על ביצועים על שינויים סביבתיים.

Photonic ADCs for Ultra-Broadband Applications

עבור מערכות Lidar המשתמשות רוחב פס היברידי רחב מאוד (למשל, FMCW עם מאות GHz או טכניקות זמן אופטית-stretch), ADCs אלקטרוניים עשויים להיות מוחלפים על ידי ממירים אנלוגיים-ל-דיגיטליים. Photonic ADCs להשתמש ב- אופטית דגימה וגל של פיזור רוחב פסים כדי להשיג שיעורי t-F לשנייה עם ג'טר נמוך בעוד עדיין בשלב אלקטרוני של 3Dמעבדים.

אינטגרציה עם Lidar Front-End Electronics

כדי להפחית את העלות, הגודל והעוצמה, ADC משולב ישירות עם שרשרת המקלט Lidar - כולל photodetectors, מגברי טרנססרמפנס, ומעגלי תזמון - במודול יחיד או רב שבב מודול.סיליקון platnics פלטפורמות משלבות 3-V phototectors עם CMOS הם מגורשים, ומאפשר לכל פיקסל של מערך SPAD כדי להיות דחיסה דיגיטלית או דחיסה של זמן.

זמן-to-Digital Converters כאלטרנטיבה בזמן-of-Flight Lidar

עבור בצורת זמן ישירה של טיסה Lidar כי רק צריך למדוד את זמן ההגעה של הדופק מזוהה, ממיר דו-ספרי זמן-to-דיגיטלי (TDC) יכול להחליף ADC במהירות גבוהה מאוד הצעה תזמון גבוה מאוד (בהנחה ל- picothers יחיד) עם כוח נמוך, אבל הם מספקים מידע ampude.עם זאת, באמצעות Multi-Cs ו-Ltogratating, מערכות ל-LDC יכול להיות שווה את ה-iPod כדי להשיג גישה ספציפית על ידי מערכת ADC.

מסקנה

במהירות גבוהה ADCs נמצאים בלב המעטפה של הביצועים עבור מערכות הדמיה תלת מימדיות ו Lidar. האתגרים של השגת שיעורי דגימה מעבר 10 GSPS עם מספיק החלטה, כוח נמוך, וחזית אנלוגית חזקה נפגשים באמצעות שילוב של זמן רב, אדריכלות היברידית, תהליכים מתקדמים, עיצובים למחצה מתקדמים, ומדורגים דיגיטליות מתוחכמות יותר, כמו הביקוש לרזולוציה גבוהה יותר ומהירה יותר וקצבה יותר של סוללות אוטונומיות, מיפוי אוטומטי, אינטגרטיבי, אינטגרטיבי יותר, אינטגרטיבי יותר, אינטגרטיבי, מיפוי מהיר יותר, מיפוי אוטומטי, , אינטגרטיבי, אינטגרטיבי של סוללות אינטגרטיבי, אינטגרטיבי של סוללות , אינטגרטיבי יותר , אינטגרטיבית, אינטגרטיבית של סוללות אינטגרטיבית, , אינטגרטיבית של סוללות , , אינטגרטיבית, אינטגרטיבית, אינטגרטיבית, אינטגרטיבית, אינטגרטיבית של מערכות אינטגרטיבית, להמשיך אינטגרטיבית של סוללות אחורית של מערכות אינטגרטיבית של מערכות אינטגרטיבית, להמשיך אינטגרטיבית של מערכות אינטגרטיבית, אינטגרטיבית, להמשיך אינטגרטיבית של סוללות אחורי

לקריאה נוספת, ראה (ב) , ראה:0) , (האדריכלות המהירה של ADC) ,(FLT:2Texas Instruments' Guide to Time-interverse ADCsFLT 3:, and FLT:4IEEE) סקר של ADC טכניקות שימור (ADC) LT:5