מבוא

הביקוש הבלתי נלאה למכשירים ניידים קטנים יותר, רזה יותר, ומכשירים ניידים עשירים יותר, מציב לחץ קיצוני על מעצבי מעגלים מודפסים (PCB) סמארטפונים, עונדים, שתלים רפואיים, ומכשירי IoT מאוישים, כולם דורשים אלקטרוניקה מורכבת כדי להיות ארוזים לתוך כרכים שצומצמצמצמצמצמים עם כל דור מוצר.ה PCB הוא עמוד השדרה של מערכות אלה, ואת ה-הההה של רכיבי נחושת שמרכיבים מחוברים – לא ניתן לבצע עם גישה תחרותית לשגיאה סטנדרטית (אך אינה יכולה להיות יעילה יותר) או יעילה יותר להתאמה (אך אינה יכולה להוביל יותר להתאמה אוטומטית לכשלים (אך אינה יכולה להיות יעילה יותר לכשלים יותר לכשלים יותר להתאמה אוטומטית יותר לאפקטיביים יותר לאפקטיבי תיבות של התקן אלקטרומגנטית משקל (אך ורק לאפקטיבי תיבות של התקן פונקציונליים).

מאמר זה מספק מדריך מקיף לטכניקות, כלים ושיטות הטובות ביותר להשגת דחוס, ביצועים גבוהים בתוך הגבולות הדוקים של מכשירים ניידים.We יכסה אסטרטגיות יסוד, שיטות מתקדמות כמו מיקרוביות ורכיבים משובצים, אותות ושיקולים של יושרה כוח, גילוח תרמי, עיצוב לייצור, ויכולות התוכנה שהופכות את הכל אפשרי.

המונחים: Form Factor Constraints

מגבלות של גורמים עבור מכשירים ניידים מעבר רק ממדים פיזיים. מהנדסים חייבים להתמודד עם גבולות משקל, נפח סוללה, מיקום אנטנה, מיקומים ממשק המשתמש, ונתיבים של פירוק תרמיים.מגבלות אלה לעתים קרובות מופצים במודלים מכניים של CAD המגדירים אזורי שמירה, הגבלות גובה רכיב, וצורות המתאר לוח שעשויות להיות לא סדירות או כוללות חתך עבור מחברים, מצלמות, או רמקולים.

המגבלות הנפוצות ביותר כוללות:

  • עובי ההרחבה:0 (Board עובי:0) 1 (FLT:1) לעתים קרובות מוגבל ל 0.8 מ"מ או פחות עבור מכשירים דקים, אשר מכריחים את השימוש בשכבות נחושת ודלאלקטריות.
  • (ב) ,0) צפיפות גבוהה: FLT:1 ספירת רכיב גבוה לסנטימטר רבוע משאירה מקום קטן עבור ערוצים.
  • גובהו של ה-FLT:0(Z-axis: FLT:1) מרכיבים גבוהים בצדדים העליונים ובתחתית להפחית את החלל הזמין למעברי שכבתיים.
  • (ב) [13]:0 (ב) ,5 ,2 ,2 , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) ⁇ :0 ⁇ ושטח: ⁇ 1 , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

הבנת המגבלות האלה מוקדם בתהליך העיצוב מאפשר מהנדס פריסת ה- PCB לקבל החלטות מושכלות על שכבת ערימה, באמצעות סוגים, ומיקום רכיב, הגדרת הבמה עבור אופטימיזציה מוצלחת.

טכניקות אופטימיזציה של Foundational Routing

לפני תפנית לשיטות אקזוטיות, כל מעצב צריך לשלוט בטכניקות הליבה שמרכיבים את הבסיס של קידוד יעיל בחלל.גישות בסיסיות אלה חלות כמעט על כל עיצובי PCB קומפקטיים.

מקום אסטרטגי

מקום הוא הצעד המשפיע ביותר באופטימיזציה של רכיב מאורגן היטב מפחית אורך עקבות, מצמצם את מעברי השכבות, ויוצר ערוצי קירור ברורים.

  • קבוצות מעגלים הקשורים פונקציונלי (למשל, ניהול חשמל, RF, לוגיקה דיגיטלית) לאזורים.
  • חישוב מכשירים בעלי חשבונות גבוהים (BGAs, QFNs) באופן מרכזי כדי לאפשר מעריצים בכל הכיוונים.
  • אוריינטציה של רכיבים ליישר עם כיוונים מועדפים - לדוגמה, עקבות אופקיים על שכבה אחת, אנכי על הבא (התחרח הגולגולת).
  • שמירה על חוטפים עקפים כקרוב ככל האפשר לתנודות הכוח של IC בהתאמה שלהם כדי למזער את אינדוקציה לולאה.
  • באמצעות לוח התכנון כמדריך: מחברים במקום ורכיבים הפונים אליו קודם, ואז לעבוד פנימה.

הזיכוך המיקום הרציני, בסיוע לעתים קרובות על ידי הדמיה תלת-ממדית, חיוני.כמה מ"מ של הסתגלות יכול לפתוח נתיב קריטי או לחסל שינוי שכבתי.

עיצוב וניהול שכבתי ו- Stack-Up Design

שכבת הערימה מגדירה את מספר השכבות המסתובבות ואת סידור שלהם.במכשירים ניידים, המגמה היא להגדלת ספירות השכבות תוך שמירה על עובי נמוך, באמצעות חומרים טרום-preprepreg ו-Le הליבה. ערימה משותפת עבור עיצובים קומפקטיים כוללים:

  • (ב) [ה]: [ה] [ה]] [ה]] [ה]] שתי שכבות אות חיצוניות, שני מטוסים פנימיים, שתי שכבות כוח פנימי/סימן פנימי.זה מספק הגנה מעולה וחלוקה של כוח עבור לוחות חתימות בינוניות.
  • (FLT:0)8- 12-layer:FLT:1 שימש עבור עיצובים בעלי אופי גבוה עם מספר תחומים כוח אותות מהירים.שכבות נוספות מאפשרות שכבות ארוכות טווח ייעודיות עבור אוטובוסים ספציפיים (למשל, זיכרון DDR, MIPI).
  • (FLT:0)HDI (High Density Interconnect) ערימה-ups:FLT:1 משלב מספר רב של שכבות מיקרו-via עם דרך קונבנציונלית כדי להשיג צפיפות גבוהה יותר ללא עובי גדל.

מהנדסים חייבים להקצות שכבות אסטרטגית.קבוצות אות קריטיות לשכבות הסמוכות למטוסי ההתייחסות לשליטה במניעה.רלדר אחת או שתיים להפצת כוח (מטוסים קטנים למתחים שונים) להשתמש בשכבות הנותרים עבור אותות כלליים, הבטחת אוריינטציה אורטוקונית בין שכבות סמוכים לצמצום צלב.

Trace Width, Spacing ו- Clearance Rules

אופטימיזציה של מידות עקבות משפיעה ישירות על צפיפות routing.עבור דרישה נוכחית ו בידוד, מעצבים חייבים לחשב את רוחב העקב המינימלי וספאץ כי משביע הן מגבלות חשמל וייצור.

  • (FLT:0Current נושא יכולת: FLT:1ir השתמש IPC-2152 או IPC-2221B סטנדרטים כדי לקבוע רוחב לעליה בטמפרטורה נתונה.במכשירים ניידים, זרמים ממוצעים נמוכים, אך זרמי שיא (למשל, עבור מגברי כוח RF) דורשים סימנים רחבים יותר או לשפוך נחושת.
  • (FLT:0) בקרת שליטה:FLT:1 עבור אותות מהירים (DDR, USB, HDMI), רוחב עקבות וחיתוך מטוס ההתייחסות קובע כיבוי אופייני (בדרך כלל 50 ⁇ יחיד, 90–100 ⁇ שונה ⁇ ).
  • (FLT:0)ניהול סובלנות: FIRLT:1 מינימלי של מעקב / מרחב עשוי להיות 3/3 3 / 3 / 3 / 3 חלב (0.076 מ"מ) עבור PCB סטנדרטי, אבל תהליכי HDI יכולים להשיג 2/2 mil או אפילו 1/1 miler כללים להגדיל את העלות וההבאת הסיכון, אז להשתמש בהם רק במידת הצורך.
  • (FLT:0) קליר לחוד החנית והחורים: ההרחבה 1 (איור 1) שומרת על טוהר נאות (למשל, 0.3 מ"מ ממשטח) כדי למנוע נזקי עקבות במהלך הדה.

כלים מודרניים של EDA מאפשרים למעצבים להגדיר מספר קבוצות כללים (למשל, כלל חזק לאזורים בעלי רגישות גבוהה, כלל רגוע עבור אותות בסיכון נמוך) וליישם אותם בכיתות או אזורים ספציפיים.

ויאגרה ואופטימיזציה

ויטס הם חיוניים עבור אותות ניתוק בין שכבות, אבל הם צורכים שטח לוח ולהציג אינדוקטי parasitic ו capacitance. בעיצובים מאומנים בחלל, כל דרך צריכה להיות אסטרטגיות אופטימיזציה מכוונת.

  • (FLT:0Via Sizeduction: FLT:1 סטנדרטי מכני באמצעותs יש חור גמור של 0.2-0.3 מ"מ וקוטר של 0.4-0.5 מ"מ. עם זאת, קטן יותר באמצעות חור (0.15 מ"מ, 0.3 מ"מ) זמינים עם קידוח מתקדם.
  • (FLT:0)Via-in-pad:FLT:1; מטבוליזם דרך ישירות על כריות רכיב חוסכת שטח, אך דורש מילוי (עם epoxy התנהגותית או לא מוליכים) כדי למנוע וויקלינג מכר.טכניקה זו נפוצה עבור מאוורר BGA-out.
  • (ב) ⁇ :0) ⁇ : ⁇ (ב) , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) [15] , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

כלי EDA מספקים אוטומטית באמצעות הכנס ודרך דור דפוס (למשל, באמצעות חוות עבור BGA בריחה). אופטימיזציה ידנית כרוך החלת דרךs כדי להתאים את הערוצים הניתוק ולהסיר דרךים אדומים.

משיכת אלגורית'מים ו- Manual Refinement

בעוד שנתיבי הרכב השתפרו באופן משמעותי, הם לעתים רחוקות מספיקים עבור עיצובים ניידים בעלי רגישות גבוהה ללא הדרכה נרחבת למשתמש.הגישה הטובה ביותר משלבת רצף אוטומטי ומדריךי:

  • (FLT:0) , הבין-אקטיבית: 1FLT:1ve השתמש דחיפה ו-Shove routing, אשר באופן דינמי מעביר עקבות קיימים מהדרך כאשר ממוקם עקבות חדשים.זה מאפשר למעצב לשמור על שליטה תוך מינוף אלגוריתם הרזולוציה של הכלי.
  • (FLT:0)Bus routing:FLT:1rea Path Parallel איתות בו זמנית (למשל, כתובת אוטובוס, אוטובוס נתונים) כדי להבטיח אורך עקבי וספאם. כלים רבים תומכים ביצירת גיל המעבר.
  • (FLT:0) מראית עין: 1FLT:1 עבור BGAs ומחברים צפופים, לתכנן באופן ידני את תבנית הבריחה (למשל, עמוד כלב לעומת באמצעות פנקס) לפני השימוש נתב אוטומטי לצלילים ארוכים יותר.
  • (ב) ,0) ↑ ,U=1=FLT) השתמש באופן אוטומטי באמצעות חלק, אופטימיזציה רוחבית ובדיקת אישור לגמר.

מעצבים מנוסים מתייחסים ל- routing כתהליך רצטיבי: פריסה, סקירה, רכיבים שוב-מקום, להתאים כללים והמסלול מחדש עד לדחיסות ומטרות הביצוע.

טכניקות מתקדמות לעיצובים בחלל-קוני

כאשר טכניקות בסיסיות אינן מספיקות כדי לעמוד בדרישות של גורם טפסים, מעצבים חייבים לאמץ גישות מתוחכמות יותר שדוחפות את הגבולות של ייצור PCB סטנדרטי.

מיקרו-vias ו- HDI Technology

מיקרוביות הן לייזר-דוריד באמצעות קוטר בדרך כלל פחות מ- 0.15 מ"מ. הן יכולות להיות מעוות או מגודלות על פני שכבות מרובות, המאפשרות צפיפות גבוהה מאוד. HDI (High Density Interconnect) לוחות להשתמש microvias כדי להחליף גדול יותר דרך, שחרור שטח על שכבות פנימיות ומאפשרות יותר ערוצים על גבי שכבות חיצוניות.

  • Fan-out of Fine-pitch BGAs (0.4 מ"מ או קטן יותר).
  • אותות של שכבות פנימיות ללא צריכת שטח פני השטח עם רחב דרך.
  • יצירת באמצעות מחסניות הפועלות כקשרים אנכיים עם טביעת רגל מינימלית.

תכנון עם microvias דורש תכנון ערימה זהה: כל סוג מיקרווויה (1-N-1, 2N-2 וכו ') מגדיר את מספר מחזורי הנשיכה ומשפיע על העלות. עבור מכשירים ניידים עם צפיפות קיצונית, "כל שכבה HDI" (ELIC) מאפשר מיקרו-vias על כל השכבות, ביטול דרך לחלוטין.

וידויים עיוורים וקברו

עיוור דרך מתחבר שכבה חיצונית לשכבות פנימיות או יותר, אך לא עובר דרך כל הלוח.ברבור באמצעות חיבור רק שכבות פנימיות והם בלתי נראים מהמשטח.אלה דרך להפחית את הספירה על שכבות חיצוניות, משאיר יותר מקום עבור מיקום רכיב ומשטח routing. הם שימושיים במיוחד עבור:

  • חיבור מטוסי חשמל ללא שימוש באמצעות דרך אשר ישבור את ההמשכיות של המטוס.
  • אותות מתפתלים תחת BGAs שבו שטח פני השטח נמצא בקרן.
  • יישום מחסניות מורכבות שבו רק שכבות מסוימות צריכות חיבור.

עלויות הייצור הגבוהות יותר וזמני מוביל ארוכים יותר, אבל רווח צפיפות החיתוך יכול להיות משמעותי.

עקבו אחרי Components

רכיבים פסיביים מבוהלים (resistors, capacitors) או אפילו ICs פעיל בתוך המצע PCB חוסכים שטח פני השטח ומפחיתים את החדירה הטפילית.טכניקות כוללות:

  • שימוש ב- capacitors קבורים (בשכבות dielectric) עבור decoupling, החלפת קפקאים על פני השטח.
  • התנגדות נשמטת בשכבות נחושת פנימיות על ידי חומר התנגדות.
  • פענוח מת או ארוז ICs לתוך חללים או בין שכבות, ולאחר מכן להחמיא עליהם.

טכנולוגיית הרכיב המודגשת עדיין מיוחדת יחסית ומוסיף מורכבות ייצור, אך היא מציעה את ההפחתה הסופית של גורם הצורה עבור הבאבשים והמכשירים הרפואיים.

« ריגיד-Flex סעיפים

תת-סטריטים גמישים (polyimide) מאפשרים לדירקטוריון להתנד, אשר ניתן להשתמש כדי לעטוף מבנים פנימיים או להתאים למתחרים מעוקלים. ריגיד-flex PCBs לשלב חלקים נוקשים עבור הרכיב עם חלקים גמישים עבור חיבור, חיסול מחברים וצמצום שיקולי נפח הכולל.

  • שמור על רדיוס בקתולי מינימלי כדי להימנע מצלילים.
  • השתמש בסעיפים גמישים דינמיים (אלה שינועו במהלך השימוש במכשיר) עם דרישות מחמירות יותר.
  • מעסיקים שכבות מזועזעות וגזרות מדמיע כדי לשפר את האמינות במעברים גמישים.

חלקים גמישים יכולים לשמש גם אנאנטנות, תחליף בכבלים, או אלמנטים מבניים, מה שהופך אותם יקר ערך עבור מכשירים אולטרה-אין כמו טלפונים מתקפלים וצופים חכמים.

אינטגרity ו- Power Integrity in Compact Designs

אופטימיזציה של רוסטינג לא חייבת להתפשר על ביצועי חשמל.במכשירים ניידים, ממשקים מהירים (USB 3.x, PCIe, MIPI DSI/CSI, DDR4/5) יחד עם מעגלים אנלוגיים ורדיו רגישים. אפשרויות ניתוק גרוע יכול להוביל להפחתה של אות, EMI, ורעש אספקת חשמל, גרימת כישלונות פונקציונליים.

המונחים: control and Transmission Lines

עבור רשתות קריטיות, מעצבים חייבים להגדיר עקבות של תנודות מבוקרות על ידי הגדרת רוחב, עובי דיאלקטרי, מרחק כדי הפניה מטוסים. בלוחות דקים, השגת 50 ⁇ לעתים קרובות דורשות עקבות צרים או חללים רחבים יותר לנהגים נחושת הסמוכים:

  • השתמש במחשבונים של מוטציות ב- EDA (למשל, Polar Si8000) כדי לעצב את הערימה.
  • להימנע מזיהוי אותות מהירים על פני מטוסי התייחסות מפוצלים; אם בלתי נמנע, להוסיף תפרים דרך מעבר.
  • כביש זוגות שונים עם אורך מתאים ו ספא עקבי, באמצעות מלנדרים במידת הצורך.
  • לחדד רשתות קריטיות עם מפתר שדה כדי לאמת עיכובים ועידוד הקידום.

Power Distribution Network (PDN) Design

לוחות קומפקטיים לעתים קרובות יש נחושת מוגבלת להפצת כוח, המוביל לירידה בלחץ מתח DC ובעיות אקום AC.טכניקות לשיפור PDN:

  • השתמש במטוסי חשמל ייעודיים עם כמה פיצולים ככל האפשר.עבור מתחים מרובים, השתמש בנחושת מוזגת על שכבות אות עם עקבות רחבות.
  • מקום decoupling capacitors קרוב ככל האפשר לטעון, עם עקבות קצרים, רחבים אל המשטח ודרך למזער אינדוקטיבציה. השתמש במספרים באמצעות כריית Capacitor.
  • שקול שכבות קיבוליות מוטבע (thin Power / קרקע dielectric) עבור דיקופיות גבוהה.
  • סימנה את הדחף PDN באמצעות כלים כמו Ansys SIwave או Cadence Sigrity כדי לזהות שיאי החזרה.

EMI ו- Crosstalk Mitigation

הגדלת צחצוח ואסטרטגיות EMI. Mitigation כוללות:

  • שמירה על עקבות משמר (מחושת מעומקת) בין אותות רועשים ורגישים.
  • שימוש במטוס קרקע תפרים דרך כדי להפחית את אזור הלולאה עבור זרמי החזרה.
  • שליחת אותות מהירים במהירות גבוהה מעיגולים אנלוגיים ורדיו על ידי לפחות 3-5 פעמים גובה דיאלקטרי.
  • עידוד כיוון קבוע של שכבות סמוכים (אוטוקונאל) למזער הפיכה רחבה.
  • הוספת ferrite beads או סדרה התנגדות על קווי I / O רועשים במידת הצורך.

אסטרטגיות של Thermal Roting

מכשירים ניידים מייצרים חום ממעבדים, מגברי חשמל וסוללות, אך עדיין יש זרימת אוויר מוגבלת ושוקי חום קטנים.ה- PCB עצמו חייב לבצע חום ממרכיבים חמים.

  • (FLT:0) Thermal Throughs:FLT:1hav מקיפים קטנים באמצעות רכיבים חמים (למשל, כוח ICs, נוריות LED) להעביר חום למטוסים נחושת פנימיים או שכבת תרמי ייעודית.מלא באמצעות חומר התנהגות תרמילאי אם אפשרי.
  • (FLT:0) קופר שפך: 1FLT (ב) השתמש באזורים נחושת גדולים על שכבות חיצוניות להפצת חום, אך להימנע מיצירת איים ניתוק גדולים המקרינה את EMI. Connect שופכים לקרקע מטוסים עם תפרים.
  • (FLT:0) שמור על רכיבים רגישים בחום: FLT:1 עקבות כביש נושא זרם משמעותי (קווי קרב) סביב כתמים חמים כדי להימנע מחריף מתח תרמי.
  • (FLT:0)Layer ערימה של חום:FreaLT:1 במקרים קיצוניים, השתמש ב- PCB מתכת-core (MCPCB) או להוסיף חומר ממשק תרמי בין הלוח לבין כאסאסה.

תכנון ייצור (DFM) ותביעות האסיפה

צפיפות הפחתת יש השלכות ישירות על התשואה ועלות.על כללים DFM להיות מכובד כדי להבטיח שהדירקטוריון יכול להיות מוקרן ומצטבר באופן אמין:

  • (FLT:0) צלצול אטומי:FreaLT:1 וודא כי טיהור קידוח עומד על יכולותיו של מברק (למשל, 0.1 מ"מ עבור מיקרו-vias, 0.15 מ"מ עבור דרך).
  • (ב) ,0) ,Via-in-pad מילוי: FIRLT:1 , ציין אם דרך תמלאו epoxy התנהגותית או לא מוליכים, ותכנן לפלס את הדרגה.
  • (ב) ,0) ,מ"ק: "הבא" (ב) "השאירו את ה-"ד" (ב)" (ב"ב)" (ב"ד)
  • (ב) ,0) ,החלל: (ה) ,הוסיף חורים וכלי נשכי עכבר שאינם מפריעים לכרטיסיות שבורות.
  • (FLT:0 נקודות עיקריות:0) ,UFLT:1 או נקודות מבחן צנרת עבור ICT או בדיקות טיסה, אפילו בעיצובים צפופים.

ייעוץ מוקדם עם יצרן PCB מומלץ; הם יכולים לספק כללי עיצוב ספציפיים ויכולות המשפיעות על החלטות ניתוק.

כלים ותוכנות לאופטימיזציה של רוסטינג

כלים מודרניים לעיצוב PCB חיוניים לניהול המורכבות של ניתוק במכשירים ניידים.

  • (ב) [15] , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (FLT:0) מסלול אוטומטי עם אסטרטגיה: FIRLT:1 end נתבים (למשל, קדינס OrCAD PCB נתב, מטור PADS) יכול להתמודד עם לוחות צפופים כאשר מונחה על ידי תבניות טופולוגיה וכללים המבוססים על האזור.
  • (ב) ⁇ :0) ⁇ 3D צפיות משולבות 3D מסייעות לבדוק את הנקה רכיב, קווי לוח, ו routing בהקשר של המתחם.כלי כמו FLT:2Altium Designer 3DIR 3DIR 3DLT 3D3 או SolidWorks מחברי PCB להקל על עיצוב מכני-חשמלי.
  • (FLT:0) סימולציה של יושרה: FLT:1 Simulate pre- and post-layout עם כלים כמו HyperLynx, Ansys SIwave, או קדינס Sigrity כדי לאמת אימפולסים, צולב, ודמיוני עיניים ללא אבטיפוס בנייה.
  • (ב) סימולציה:0 (החלמה:0) כלי 1 (FLT:1 Tools) כמו FlotheRM או Ansys Icepak) יכולים לחזות כתמים חמים ולהדריך תרמי באמצעות מיקום.
  • (FLT:0)FLT 1 (FLT) שימוש בנוי-in DRC או כלי חיצוני (למשל, Valor, BluePrint-PCB) כדי לתפוס את בעיות הייצור מוקדם.

בחירת הכלי הנכון תלויה בתקציב, בחוויית צוות ובמורכבות עיצוב. אפשרויות קוד פתוח כמו קיפאד שיפרו את הטיפול באימונים ותפיסת 3D, מה שהופך אותם לעמידים פחות קיצוניים.

מסקנה

אופטימיזציה של PCB routing עבור מכשירים ניידים תחת מגבלות צורה קפדניות הוא משמעת רב פנים המשלבת הנדסה חשמלית, מודעות מכנית וידע ייצור. על ידי שליטה בטכניקות בסיסיות - מיקום אחראי, ניהול שכבתי, באמצעות שימוש, אופטימיזציה מעקב - וליישם שיטות מתקדמות כמו מיקרו-vias, רכיבים משובצים, מעגלים גמישים, מעצבים יכולים לארוז פונקציונליות מתמשכת לתוך חבילות קטנות יותר בלעם.

המפתח להצלחה הוא גישה שיטתית, רצינית: להגדיר מגבלות מכניות וחשמליות ברורות, למנף כלים מודרניים של EDA, לדמות היבטים קריטיים מוקדם, ולשתף פעולה הדוק עם שותפי ייצור. בעוד מכשירים ניידים ממשיכים לכווץ ולאפשרות להתרחב, היכולת לייעל את ה- PCB תישאר יתרון תחרותי קריטי עבור מהנדסי חומרה.