הבנת תפקידם של FPGAs במערכות אלחוטיות מודרניות

הביקוש הבלתי פוסק לשיעורי נתונים גבוהים יותר, לנטיות נמוכות יותר, וקישוריות בכל מקום מעצב מחדש תשתיות אלחוטיות. cc-Programmable Gate Arrays (FPGAs) הפכו לטכנולוגיה אבן-בסיסית, תוך שימת הפער בין גמישות מוגדרת תוכנה וביצועים ברמת חומרה.

פרוטוקולים אלחוטיים מודרניים - מ- LTE ו-Wi-Fi ל- 5G רדיו חדש (NR) ו- 6G המתעוררים - שרשראות עיבוד מורכבות PHY: מיפוי מודולציה, מיפוי מודולציה, מספר רב של קידוד (MI) precoding, אוטגוני תדרים מורכבים להפעלה משמעותית של מערכות הפעלה גלקטיות (OFDM) ועיבוד חזיתיות.

הערך של FPGAs הוא מעבר לביצועים גולמיים - זה על הסתגלות.פלטפורמת רדיו מבוססת FPGA אחת ניתן להזיז את התמיכה בשחרור חדש של 3GPP, להוסיף גלפור לא סטנדרטי עבור יישומים צבאיים או לווייניים, או לעבור בין Wi-Fi 6 ו-5G NR-U בספקטרום משותף. מאמר זה חוקר את האדריכלות, מתודולוגיות עיצוב, ושיקולים מעשיים ליישום פרוטוקולים אלחוטיים על פני מיפוי של מערכות ההפעלה.

יתרונות הליבה של FPGA-מבוסס

שקיפות נמוכה ושפל מוחלט

עיבוד קישור רדיו הוא במקביל מטבעו: מאות תת-קרקעיות ב-DM, שכבות מרחביות מרובות ב-MIMO, ואבני קוד רבות בקידוד ערוצים ניתן לעבד באופן עצמאי. FPGAs מצטיינים במילוי המקבילות הזו.בניגוד למעבד שחייב זמן לחסומי CCC (המערכת הבין-מפריעה ל- CURC) באמצעות קידוד חד-צדדי עצמאי (CDC) הכולל עיבוד מיידי של כל נתיב מקבילה).

אבטחה מחדש ועדכונים אוויריים

אחת הסיבות משכנעות ביותר לשימוש ב-FPGAs ב- ASICs היא היכולת לתכנת מחדש את מושג החומרה לאחר פריסה.תקני Wireless אינם נשארים סטטיים; 3GPP מציג תכונות חדשות כגון תוכניות משופרות MIMO, הזמנות מודולציה גבוהות יותר, או שיפור ערוץ משותף ל-Federcing (FG) באמצעות FPGA, ניתן לפרוסס כגון שדרוגים שדה ללא החלפת יחידת רדיו.

עלויות היעילות של Low-to-Mid Volume ויישומים מיוחדים

עבור מוצרים צרכניים בעלי ערך גבוה, ASICs מציעים את העלות והכוח הנמוך ביותר.עם זאת, עלויות ההנדסה הלא-היקרות (NRE) של פיתוח ASIC הן עצומות, עלייה מהירה של עשרות מיליוני דולרים עבור נקודות תהליך מתקדמות.עבור ציוד תשתיות, מערכות הגנה, או רשתות בטיחות ציבוריות שבהן נפחים נמצאים באלפי או עשרות אלפי, FPG, לספק נתיב הרבה יותר יעיל של עלויות לחסל את הביצועים והעיצוב התקניים הנדרשים יותר מ-GA, בעוד שעדיין נמנעים מ-FPG, כאשר הם עשויים להיות מוגבלים באופן קבוע, כאשר הם כוללים את האפשרות של התקנים סטנדרטיים סטנדרטיים, כאשר הם כוללים את האלגוריתמים של מספר מחזורי תיבות של 5G סטנדרטיים של התקנים סטנדרטיים של מערכות אבטחה סטנדרטיים של מכשירים סטנדרטיים, כאשר הם כוללים את האפשרות של מכשירים סטנדרטיים של 5G.

השוואת FPGAs לאלטרנטיבה

כדי להבין היכן FPGAs מתאים, לשקול השוואה תלת-צדדית. CPUs מציעים הקלה של תכנות ומכשירים מהירים בזמן לשוק אבל לסבול מיעילות כוח ירודה לעיבוד PHY. GPUs לספק נקודת צף גבוהה דרך ספוט, אבל חוסר עקביות משמעותית ועומסי רוחב-עצמים בטווח הקצר, כמו CGACDC, לעתים קרובות לספק את הביצועים הטובים ביותר עבור וואט ליחידה נמוכה ביותר בקנה מידה, אבל דורשות גבוהה יותר כמו CGACupic עבודה פחות קומפקטית אבטחה לטווח קצר יותר כמו CPD.

פרוטוקולים אלחוטיים ומימוש ה-FPGA שלהם

רדיו חדש (NR) ו-Masive MIMO

5G NR הוא תקן אלחוטי המורכב ביותר עד כה, והשכבה הפיזית שלו דוחפת את היכולות של מכשירים FPGA: תקן מציג פרטים מדרגי של DM numerology, חלקי רוחב פס, LDPC וקודים קוטביים, ו-256-QAM או יחידות מתקדמות יותר של עיבוד FPGA (כולל FPGA יישום, עומס חישובי מורכבות MIMO דורש תכנון ארכיטקטוני גבוה).

Wi-Fi 6 ו-7 (802.11ax/be)

הדור האחרון של Wi-Fi משלב טכניקות רבות שנראו בעבר רק בתא, כגון DMA ו- 1024-QAM (Wi-Fi 6) או 4096-QAM ו- Multi-link תפעול (Wi-Fi 7) בעוד ש-Wi-Fisssssss תזמון מסחרי בדרך כלל ®TM-FTM-FTM-MA אינו יכול למלא תפקיד קריטי בפיתוח ובדיקה.

המונחים: non-3GPP Waveforms

מעבר לסטנדרטים הזרם המרכזיים, חלק משמעותי של עבודה אלחוטית FPGA כרוך בצורות קנייניות או צבאיות.אלה כוללים החלפת ספקטרום מבוזר תדירות, פורמטי תקשורת לווייניים, או גלפורציות המיועדות לסביבות מרובות-פתקות קשות. כי פרוטוקולים אלה אינם ממונעים על ידי צ'יפס סטנדרטיים, FPGAs הם לעתים קרובות רק כוח יישום יעיל של זמן-מערכת הפעלה (מערכת הפעלה) גלקטית (מערכת הפעלה אוטומטית-מערכת הפעלה) כדי להתאים את מערכת הפעלה אוטומטית (מערכת הפעלה) באופן קבוע-מערכת הפעלה) באופן קבוע-מערכת הפעלה (מערכת הפעלה)

עיצוב שכבת פיזיקליות ב FPGA

High-Level Synthesis ו- HDL- Based Design

פיתוח אלחוטי מסורתי מסתמכ על שפות תיאור חומרה (HDLs) כגון VHDL ו Verilog. אלה נותנים מהנדסים בקרת מחזור-accurate שליטה על החומרה, אשר חיוני עבור תזמון ודרישות לוחצים בעיצובים מהירים PHY. עם זאת, כמו אלגוריתמים גמישים יותר, רמות גבוהות יותר של אלגוריתם (HLS) - במיוחד AMD Vitis HLS מאפשר להורדת מעבדים מתקדמים יותר ויותר.

מיפוי שרשרת עיבוד אותות ל-DSP Slices

עיבוד אלחוטי (Plat) נשלט על ידי מסלולים מרובים (MAC) פעולות: דיגיטלי up / ירידה של רזולוציה, FFT / IFFT, מתאם, וסינון. מודרני FPGAs לספק אלפי בלוקים DSPs קשיחים המבצעים מעבד יחיד של AMD עבור מהירות גבוהה.

תיקון שגיאות: LDPC, Polar ו- Turbo

הקידוד של ערוץ 12 הוא אחד החלקים רבי-העוצמה ביותר של ה- LDPC של ה- 5G, אשר משמשים בדרך כלל כאדריכלות בעלת ערך חלקי של אמונה-הפצה.האתגר נמצא באחסון ומחק את המידע הרכה בין ספקים ספציפיים לבין לבדוק את המכשולים באמצעות קידודי זיכרון מתקדמים (Doltcoders) ו-Rateretcoderstcoders (Dretecting) של מספר מקבילה) באמצעות רכיבי עיבוד של קוד-R).

פיתוח זרימת עבודה וכלי Ecosystem

מתוך Algorithm to Bitstream: A Structured Flow

זרימת עבודה מוגדרת היטב היא קריטית לניהול המורכבות של פרויקטים אלחוטיים FPGA.התהליך מתחיל בדרך כלל עם אלגוריתם נקודתיים נבדקה ב- MATLAB או Python באגים כדי לאמת bit-טרור (BER) ו-block-error-rate (Bler) ביצועי AMD (Berdo) לאחר שהאלגוריתם קבוע, השלב הבא הוא קבוע ב-Setpointment כדי לקבוע את המידות המדוייקות נגד משאבים בשלב זה, מחיצת המטרה, לאחר ניתוח של פורמט של פורמט של פורמט מערכת ההפעלה של מערכת ההפעלה של Windows (RSE) או מערכת ההפעלה של מערכת ההפעלה של מערכת רדיו משולבת, לאחר שלב 2.

שילוב של IP Cores ו- Reference designs

(העיצוב האלחוטי של FPGA מתחיל מבד ריק. Vendor-Provided IP ליבות עבור FFTs, FIR מסננים, oscillators מבוקרים מספר פעמים (NCOs), ו- תיקון קדימה בלוקים להאיץ את הפיתוח.לדוגמה, ה- AMD LogiCORE עבור 3GPP ערוץ LTEAI Coding או של Intel מספקת אופטימיזציה גבוהה של IP מפני תקן תמיכה (בנוסף ל-ACT) עבור ההרחבה של ה-A.

התחדשות, Emulation, and Hardware-in-the-Loop

בדיקת ערימה מלאה של פרוטוקול אלחוטית על FPGA היא משימה מונומנטלית.RTL סימולציה לבד לא יכול לכסות את מיליארדי מחזורי השעון הדרושים עבור ערוצים אמיתיים קידוד ופרוטוקולים לחיצות. FPGA מבוסס חיקוי וחומרה-ב-ה-Pel (HIL) בדיקות אימות של חברת OPRIC הן חיוניות. PHMA, אך ניתן לאמת את ה-FG ל-RG באופן קבוע, אך לעתים קרובות, כמו FPG-R.

אסטרטגיות יעילות ואופטימיזציה

ניהול הגיון, זיכרון ו-DSP Resources

ממוצע של 5G NR PHY עבור נושאת 100 MHz עם 64QAM יכול לצרוך מעל 200K LUTs, 300 בלוקים RAM חסימה (36Kb כל אחד), ו 1500 DSP48E2 פרוסות על אמצע טווח Xilinx FPGA. כדי להתאים את המגבלות של עיצוב באופן משמעותי, מעצבים חייבים לסחור כל הזמן מול מקבילה לעומת ספירת משאבים.

צנרת ותגובה למהירויות שעון גבוהות

עיצובים אלחוטיים מיקוד 5G לעתים קרובות דורשים מהירויות שעון של 200-400 MHz כדי לעמוד בקצב של סמל DM. Achieving תדרים אלה דורש צינורות זהירים.כל נתיב משולב ארוך - כגון שרשרת רב-אקומכפלה במסנן FIR - יש לחתוך את התכונות של CLC ספציפי.R.R.com (העברת לוגיקה) ניתן לבצע באופן אוטומטי על ידי סינת, אבל תוכניות הפעלה ראשונית כמו צינורות.

אתגרים ואסטרטגיות מייגציה

כוח ושגשוג

בעוד FPGAs Outperform CPUs ביעילות כוח עבור משימות ייעודיות, עיצוב אלחוטי מותאם גרועה יכול לצייר מעבר הנוכחי, לכפות קירור פעיל להגביל פריסה ברדיוים ממולאים.האשומי הכוח העיקריים הם עצי שעון מותאמים היטב, נתיבי נתונים מקבילים רחב, ובמקום זאת אופטימיזציה של זיכרון מבוזרת, תוך כדי צמצום זה באמצעות שעון קידוד, ריצוף זה בזהירות להגדלת פעילות גופנית מקומית, תוך שימוש ב- 7DLCDS, אך ללא טיפול ב-DLCD.

עיצוב מורכב ותזמון Closure

עיצובים בעלי יכולת תזמון לעתים קרובות תופסים 70-90% מהלוגיקה של FPGA גדולה, מה שהופך את המיקום ואת ניתוק של נתיבי שי לעבודה. הקהילה יכול לגרום לכישלונות תזמון לא ניכרים קודם לכן, עיצוב מודולרי עם ממשקים מוגדרים היטב, באמצעות איסוף מצטברים ויצירת מגבלות פיזיות עבור נתיבים קריטיים, הוא חיוני בקרת ביצועים גבוהים, כגון אלה מחולקים לאלפים של רכיבים מקבילים, דורשים בדיקות מחזוריות והשגת מגבלות מהירות של ציוד אחוריות של ציוד אחוריות של ציוד אחוריות.

הבטחת תאימות סטנדרטית ובינלאומיות

סטנדרטים אלחוטיים לעבור בדיקות קונפורציות קפדניות לפני פריסה מסחרית. יישום FPGA חייב לא רק לפענח אות נקי אלא גם להתמודד עם ליקויי הערוץ הגרועים ביותר, שגיאות תזמון, והתערבות בין תאי המוגדרת במפרטים של 3GPPRE.Achieving זה דורש בדיקות מעבדה נרחבות עם מפרט סטנדרטי של CG2 (כולל MacGFIR) יכול להיות מאחסן כראוי ממשק עם פרוטוקולים מתקדמים יותר עם מעבד חיצוני או תזמון 38.

הדרך Ahead: AI, Open RAN, and Beyond

הצומת של בינה מלאכותית (AI) ו- FPGA מבוסס הוא אזור הצומח במהירות. Neural רשת מבוסס רשת estimation, זיהוי סמל, ואפילו קידוד נחקרים כדי להחליף אלגוריתמים מסורתיים, במיוחד עבור פיצויי עיוות לא ליניאריים FPGAs, עם התאמתם, הם יעד טבעי עבור אלה AI in accelerators, לעתים קרובות באמצעות התחדשות דינמית בין RANFRAN כדי לפתח במהירות את הממשקים חדשים.

בחזית החומרה, ארכיטקטורות FPGA מתפתחות לכלול אפילו IP קשיח יותר.3.D. AMD של Versal הסתגלות פלטפורמות (ACAPs) לשלב מנועי AI ייעודיים וזיכרון פס גבוה (HBM) לצד לוגיקה סבירה של תוכנית, המאפשרת גם הסמכת ערוץ FP2D2 מופעלת באופן דומה, PGFAssative FGA להציג את האינטגרציה האחרונה עבור CMAv2D2D2D.

בטווח הארוך יותר, מחקר 6G דוחף לעבר תדרי תת-תז ומשטחים אינטליגנטיים הניתנים להגדרה מחדש.עצם האופי של טכנולוגיות אלה – תוך בירור עיבוד בזמן אמתי ופס רחב שאינו יכול להיות מטופל ביעילות על ידי CPUs - מבטיח כי חומרה בלתי ניתנת לתוכנה תישאר בלב החדשנות האלחוטית.

שיתוף פעולה עם שירותי עיצוב FPGA מומחים

בעוד הנתיב למערכת אלחוטית מבוססת FPGA מבוסס על עבודה מוגדר היטב, הצטברות של ידע מעשי - החל עיצוב לוח חתומה לטכניקות תזמון מתקדמות - יכול להיות ההבדל בין פרויקט המיכה את השוק בחודשים ואחד כי נותנינים במעבדה, כי חברות מחפשות להאיץ את הפיתוח שלהם, מעורבות חברת עיצוב FPGA מיוחדת או ספק קניין רוחני יכול להפחית באופן דרמטי את הסיכון ואת הזמן של דלקת ריאות, אבל לא משנה אם זה לא מתאים מכשיר רדיו, אבל הוא רק עם מכשיר רדיו מודרני, אבל הוא שילוב של מכשיר רדיו מתקדם היום.

עבור אלה המעוניינים בשכבה הפיזית של 5G NR, הרשמי (FLT:0GPP 38-series מפרטים מפרטי FLT:1 נשאר המקור הסופי, בעוד FLT:2 Open Air Interface code ההתייחסות קוד (ראה:FLT 3) מספק תובנות יישום מעשי עבור אלה הנעים מן התיאוריה לפריסת FPGA.