בקרת רווח אוטומטית (AGC) היא טכניקת משוב בסיסית המשמשת אינספור מערכות אנלוגיות וחתימות מעורבות - מ- AM /FM רדיו ותחנות בסיס סלולריות לדחוסים אודיו מקצועיים ומכשור רפואי.המטרה הליבה היא פשוטה: לספק דינמיקה כמעט קבועה פלט amplitude למרות וריאציות רחבות בסימון של מיקום, ניתוחי תצוגה מפורטים (op-amps), עם רווח גבוה, גבוה, גבוה, גבוה, גבוה, הפחתה נמוכה, ומכסה עלות, בניגוד ל-C אחורית, נותן גישה מושלמת של תכונות של שליטה מלאה של מבנה.

המונחים: AGC Loop Fundamentals

מערכת AGC היא לולאה בקרת הנקה שלילית.התמי קלט עובר דרך מגבר משתנה-gain (VGA) חלק קטן של הפלט של המגבר מוזן לגלאי amplitude, אשר ממיר את רמת AC לתוך מתח לולאה DC שליטה. מתח זה משווה - במפורש או באופן לא משתמע - להקשר קבוע, ואת האותות להתאים את הרווח של VGA הוא לעתים קרובות מופחתת את הפלט של חלון ה-DB.

הפרמטרים החשובים ביותר הם:

  • יחס של תפוצה:0 (FLT:1) השינוי בפלט מחולק על ידי שינוי באמפליטודה קלט (ב dB) יחס של 10:1 פירושו עלייה של 10 dB קלט מייצרת רק 1 dB של התפוקה.
  • (ב) [ה]הזמן ה-Attack: 1 [השעה הנדרשת] ל-Loua הבקרה להגיב לעליה פתאומית ברמת הקלט, בדרך כלל נמדדת מתחילת ההתפרצות כאשר התפוקה מתיישבת בתוך 10% מהערך הסופי שלה.
  • (ב) [ה]הזמן: [ה] [ה] זמן הכדאי] להשיב את הרווח לאחר שרמת הקלט יורדת חזרה לערך המקורי שלה.פעמים שחרור ארוכות יותר מונעות "טיהור" בלתי ניתן להשגה, אך עלולות לגרום לאובדן בין טראנסנטים.
  • (FLT:0) עיוות הרמוני לחלוטין (THD): דיסטורציה 1:1 שהוצג על ידי אלמנט שליטה רווח, במיוחד JFET או OTA. עיצובים של דיסטורציה נמוכה לשמור על THD מתחת 0.1% עבור יישומי אודיו.
  • (ב) ⁇ :0) טווח דינמי: 1FLT:1, טווח הקלטים שעליו הלולאה יכול לשמור על פעולה ליניארית ללא נפיחות או אובדן אות.

הבנת הפרמטרים האלה חיונית לפני בחירת רכיבים כי הם מניעים את הבחירה של קבועי זמן, מתחים הטיה, ו-element העליוןology. יציבות הלולאה תלויה גם בשולי שלב שתרמו על ידי מסנן הגלאי, לצבור שליטה אלמנט capacitance, ומערכת פיצויי דגימה. A עם התקפה מהירה מדי עלולה overshoot and Ring; איטי מדי התקפה יאפשר מעברים לא מוסדר.

בניין Core Blocks of a Op-Amp AGC

כל מעגל של ספקטרום של אומגה-דג'י מורכב מארבעה בלוקים חיוניים: מגבר משתנה-גאין, גלאי amplitude, מסנן מחלחל, ו גנרטור של שליטה.המרכיבים הבאים נפוצים לרוב המימושים.

בחירת amplifier

(הדגם המשמש בשלב הרווח חייב להיות רוחב פס מספיק, קצב סלואו, ודחף פלט עבור טווח שינוי המטרה (JFET-inputHz מכשירים כגון FLT:0TL071cioFLT:1 הם פופולריים כי הם מציעים יישומים גבוהים יותר של CVP (FLT: 212FLT 3: 3 ⁇ ) ודעה קדומה נמוכה, אשר חשוב כאשר הרווח של 8J) נמוך יותר עבור עיצובים נמוך (F1, אך עדיין נמוך יותר)

אפשרויות ל-Control Element

אלמנט הסגידה משתנה הוא לב ליבה של שלוש גישות נפוצות:

  • (ב) [[1924]]]]]] [[1924]]]]]] [[1924]]]]]]]] [[1924]]]]]]]]]] [[1924]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]] [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[1924]] [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]] [[[[1924]]]]]] [[[[1966]]]]]]]] [[1924]]]]]]]] [[[[1924]]]]]] [[1924]]]]]]]] [[[[1924]]]]]]]] [[1924]]]]]]]]]] [[[[1924]] [[1924
  • (ב) [17] , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) [15] , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

בחירת האפשרויות הללו תלויה בטווח הדינמי הנדרש, מפרט עיוות ועלויות.עבור רוב עיצובים בעלי התחביבים והנמוכים, הגישה JFET VCR מספיקה. עבור אודיו מקצועי, OTA או ייעודי VCA הוא המועדף.

שיטות זיהוי

(הגלאו) יש להמיר את הפלט AC למתח DC המשקף את המעטפה.פשוט מבדיל בין חצי גלי גלי גליטורים אינם מספיקים עבור אותות ברמה נמוכה בגלל הירידה בלחץ (0.3–0.7 V) מתקן מדויק שנבנה עם מדפוס מדרגה ראשונה (Flow-Ful) ו-ALT2ALT2 (מתאים ל-ALT)

שלב שלב-by-Step AGC Design

1 עיצוב ההרחבה Precision Rectifier

עבור מחזר מדויק גלי מלא, טופולוגיה נפוצה משתמשת בשני דגימה: הראשון מבצע תיקון חצי גלי, ואת הסכומים השני של האותות המקוריים והמוכרים לייצר פלט גלי מלא.לדוגמה, עם תצורה הפוכה של תצורה חסימתית, הפלט הראשון של תצורה של תצורה בודדת VAT-Dample מתאים אפס במהלך חצי מטרי שלילי (באמצעות רשת הנעה), בעוד השני של סמן נמוך ו- 1Doutd) חייב להיות מגובה של חצי ליטר יחיד (מפסת משקל) כדי למנוע את הפלט יחיד (D) כדי להפחית את הפלט יחיד של חצי סימטרית משקל יחיד (D) כדי להפחית את ה-Double-DIRCKD) כדי להפחית את הפלט אחורית משקל יחיד (מתאים אחורית משקל יחיד (D) כדי להפחית את הפלט אחורית משקל יחיד (מתאים אחורי).

בחירת מסנן וזמן-Constant Selection

(הופנה מהדף ⁇ ) לאחר תיקון, האות הוא סדרה של חצי-סנואידים או פעימות גליות מלאות (שלב RC נמוך) מסלק את המעטפה DC 7Hz הזמן קבוע ⁇ =R × C קובע את שתי הפעמים התקפה ושחרור אם המסלולים הטעינה והטעינה הופכים ל- C2 {\displaystyle C {i}}, זמן התקפה טיפוסי של 1–10 מ"מ (מהירות מספיק כדי לתפוס את עצמם ללא פתרון) ו- 100=0.

3.התאחדו את JFET כשומר משתנה

(ב) ב[[1924]], [[1924]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]], [[1924]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]], [[1924]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]

4. integrating the Control Loop with Threshold Adjustment

הצעד האחרון הוא לשלב את המעטפה מזוהה עם מתח הפניה להגדיר את סף AGC. גישה פשוטה משתמשת דיוק שלישי תמונה כנקודת מפנה בקיץ: קלט אחד מקבל את הפלט המסנן, השני מקבל מתח התייחסות שלילי DCLM.התפוק של הקיץ יכול למנוע את הלחץ השליטה כי מניע את שער JFET. A רב-מסמך ההתייחסות מאפשר למשתמש להגדיר את הפלט הרצוי.

ניתוח קיבולת ו Stability Analysis

מעגלים של AGC יכולים להחליק אם השינוי שלב הלולאה מגיע 180 מעלות לפני הירידה של שלב העליון.השלב הדומיננטי מגיע מסנן הרץ וכל קפיקט קצבה parasitic בשער JFET. כדי להימנע זה, להגביל את משך הזמן של הסינן קבוע ולהוסיף פיצוי תדירות בשלב הרווח.

דוגמה: Audio AGC Compressor

(ב) [17] , [17] , [17] , [17] , ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

תגובה דינמית ודינמית

(הופנה מהדף ⁇ ) ,(ה) , עיין בגל של 1 kHz ב 50 mVirveph:0) RMSSIRFIRFIRECT (RLT) ב- RLT) או ב- RLTFLT (התחליף את ה-A) ב- VFLT: 2RMSFLT 3), לאחר מכן יש צורך להישאר קבוע לקצב ה-DI-F-DIR-DIRCKI).

סימבול ו-Verification

לפני בנייתו, סימולציה המעגל באמצעות SPICE (למשל, LTspice) מודל JFET עם מודל סטנדרטי (למשל, 2N3819 מהספריה) השתמש בניתוח transient עם שינוי שלב ב- mplitude כדי לאמת את רמות הסימון ושחרור של 1 {\displaystyle \p} , לאחר ריצוף של 0 עד 2 V ו- V מפלט כדי לבדוק את הסימולציה נמוכה גם כן.

אדריכלות מתקדמת

(ב) יישומים הדורשים עיוות אולטרה-נמוך או שליטה ליניארית-ב-ד-ב-ב-ד-ב-ב-ב-ב-ב-ד-ב-ב-ב-ב--ד-ב-ב-ב- (DFET) יכולים להיות מגבילים את הגישה האקספוננציאלית של JFET עם LM700A (DI) , כולל גישה דיגיטלית של 2.

פתרונות עיצוב ופתרונות עיצוב

אפילו מעצבים מנוסים יכולים להיתקל במספר נושאים קבועים בעת בניית מעגלים מסוג-amp AGC:

  • (הופנה מהדף oscillation (הרכב) :Felo:FLT:1 נגרם על ידי דילול חשמל לא מספיק או לולאות קרקעיות. השתמש ברעב מעומק ומיקום 100 NF קרמיקה ישירות לכל אספקת דגימה.
  • (FLT:0) מתח בקרה מופרזת ripple:cioFLT:1 ), מסנן ה-RC עשוי לא להיות מספיק עבור אותות קלט נמוך ⁇ . עבור אודיו, להשתמש מסנן דו-צדדי פעיל במקום שלב RC פשוט כדי להפחית את הקרע ללא הגדלת זמן ההתקפה.
  • (ב) [15] [15] ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) סחף ה-JFET צובט: 1 (FLT: 1) VreaFLT:2GS(off)FLT 3 של JFET בדרך כלל נסחפו -2 - 5 מ"ר ו / ° C, מה שגורם ל-G-D-control-control-function to Get-of to Get-to-top, השתמש בזוג תואם של JFET ב-II, או להחליף משוב פנימי עם .
  • (FLT:0)DC מחלחל במאמת: ⁇ 1 (אפילו מדפים קטנים) יכול לשנות את סף AGC מספר dB. השתמש בדגמת מדרגה נמוכה (למשל, OP07) עבור הגלאי ובטל את הנפילה שלו באמצעות מדמ"ר תלת-מעצמתי.

יישומים ומסקנות

מעגלי Op-amp AGC נמצאים במערכות אינספור בעולם האמיתי: הם מייצבים את הפלט של גלאי AM בקלטי רדיו, למנוע עומס במיקסרים אודיו, דחוסים את טווח הדיבור הדינמי של תקשורת, ומסדירים את האמפולציה של פלטי גנרטורים פונקציונליים.העיצוב המוצג כאן הוא בסיס גמיש שניתן להתאים לתאריכים ממאות ק"ל על ידי ערכים מורכבים וספקיתים מהירים יותר של תפקודים של DrDeramus, ואז עיצוב, הוא משחק יעיל, לאחר מכן, כלומר, לאחר מכן, הוא עיצוב קבוע, עיצוב המערכת הבין-ידי עיצוב מדויק של זמן, הוא עיצוב, הוא עיצוב קבוע, הוא עיצוב, הוא עיצוב, הוא עיצוב קבוע, הוא בסיס גמישה של פורמט זמן, הוא עיצוב, אשר יכול להתאים באופן קפדני של עיצוב, הוא עיצוב, הוא עיצוב קבוע, אשר יכול להתאים באופן קבוע, כדי להשיג את התבנית יעילה של פורמט יעיל של פורמט דיסלקציה, לאחר מכן.