מבוא: תפקידה של Delta Modulation בעיצוב התקן נייד

מכשירים ניידים כגון התאמות לביש, חיי IoT, ומוניטורים רפואיים דורשים אנלוגיה יעילה לאנרגיה-DC המרה (ADC) כדי למקסם את חיי הסוללה. Delta Modulation (DM) התפתחה כטכניקה מועדפת עבור יישומים אלה בשל הפשטות הטבועה שלה וטביעת חשמל נמוכה.

תוצאות חיפוש עבור Delta Modulation

צורת דלתא פועלת על ידי יצירת bitstream דיגיטלית המייצג את הסימן של ההבדל בין אות אנלוגי קלט לבין הערכה פנימית של אבני בניין הליבה כוללים מתאם, ספין-אפ (או latch), 1-bit D / A ממיר (לעתים מיושם כמתג פשוט ו capacitor), וכן ממריץ ללא הרף.

bitstream המיוצר על ידי ממודולת דלתא יש שיעור קבוע שנקבע על ידי תדירות השעון.בכל קצה שעון, מודולר פלט קצת אחד המציין את הקוטביות של השגיאה. המקלט יכול לשחזר את האות על ידי עובר את bitstream דרך אינגרה ו מסנן נמוך-pass.אבל הפשטות של תהליך זה מקטין שטח סיליקון וכוח דינמי, אשר הוא הסיבה למודולציה נמצא במתח נמוך, אך ורקמות מיקרו-בקר עמוק יותר, עם זאת, עם זאת, עם זאת, עם זאת, מנגנונים איטי של כוח עמוק יותר של תאים דינמיים.

Static vs. Dynamic Power in Delta Modulators

במעגלי CMOS דלה, צריכת החשמל מחולקת לשתי קטגוריות עיקריות:

  • (FLT:0) כוח סטטי: 1FLT (התוצאה) על ידי זרמי דליפות בטרנסיסטורים, כולל דליפות תת-קרקעית ומנהרה חד-חמצני. בטכנולוגיות עמוק-סוב-מיקרונית, דליפות יכולה לקחת בחשבון חלק משמעותי של כוח מוחלט, במיוחד במהלך תקופות של idle.
  • (ב) [ה]]: [ה] [ה]] [ה]] [ה]], [ה], [ה]], [ה]], [ה]]]], [ה]]], [ה], [ה], [ה]הההההההההההכוח הנימוק [ה] [ה]]], הוא], בין ה[[ה'], ובין ה'], ובין ה'], ובין ה'[ה'], ובין ה'[ה'[ה'[ה'[ה'[ה']']']']'[ה']']']'[ה']']']'[ה'[ה'[ה'[ה'[ה'[ה']']']']']']'[ה'[ה'], [ה'[ה']'[ה']']'[ה'[ה']']'[ה'[ה'[ה']']'[ה']']']'[ה'[ה'[ה'[ה'[

הבנת האיזון בין שני מרכיבים אלה היא קריטית בעת תכנון למכשירים ניידים, שבו יש להתאים את מצבי השינה הפעילים והשינה.

גורמים מפורטים המשפיעים על צריכת חשמל

תדירות עישון ותדירות השעון

תדירות השעון של מודולטור דלה קובע ישירות את שיעור הנתונים ואת היחס oversampling. גבוה יותר sampling שיעורי שיפור יחס אות-ל-אין (SNR) על ידי חלוקת רעש קוונטי מעל רוחב פס רחב יותר, אבל הם גם להגדיל כוח דינמי עם תדירות.עבור יעד מסוים SNR, יש יחס oversampling אופטימלי כי מצמצם את הכוח הכולל כאשר שניהם אנלוגיים-קקודמות, לעתים קרובות טיפול מוקדם יותר.

Bitstream Activity Factor

בממודולת דלה, bitstream אינו מחלחל בכל מחזור השעון; גורם הפעילות תלוי אות קלט ואת המאפיינים של לולאה. עבור קלט משתנה לאט, bitstream עשוי להציג ריצות ארוכות של ביטים זהים, צמצום קצב המעבר הממוצע ולכן אותות דינמיים. verse, קלט גבוה או שינוי גדול מגביר את הפעילות.

אספקת וולט ו- Voltage Scaling

(החלל) הוא אחד הדרכים היעילות ביותר להפחית את הכוח הדינמי וה סטטי, שכן קשקשים של כוח דינמי עם VigFLT:2DDFillo:12DDFLT 32 ו זרמי הדליפה גם להפחית את קצב ההפחתה של תדרי ה-VampnpLT: 7DFLT:5s פשר את קצב הפחתת קצב הפחתת הפחתת הפחתת הפחתת הפחתת הפחתת הפחתת הקיבולת בפועל וקצב של ה-Fopeates.

אדריכלות וטכנולוגיה Node

הבחירה של טכנולוגיית transistor (למשל, 180 nm לעומת 28 nm) יש השפעה עמוקה על הדליפה, מעבר מהירות, ו capacitance. FinFET טכנולוגיות להציע זרמי דליפות נמוכים אבל להציג קפיקטטיקות פרציטיות גבוהות יותר, בנוסף, הטופולוגיה הספציפית של integrator - בין אם מוחלף בתוך מחלף, a- a-grator קבוע, בתוך זמן קצר יותר, אך הוא יכול לחסוך בטמפרטורה הנוכחית של שעון דבק, אך מכווץ, אך הוא מסוגל לחסוך יותר, אך מקצב קבוע, אך מקצב קבוע של שעון, אך מקצב קבוע, אך הוא מסוגל לחסוך בטמפרטורה גבוהה יותר, אך מקצב של שעון, אך מקצב קבוע של שעון, אך מקצב גבוה יותר, אך מקצב של שעון, אך מקצב של שעון, אך מקצב גבוה יותר, אך מקצב של שעון דבק, אך מקצב, אך מקצב קבוע של שעון, אך מכווץ, אך מקצב קבוע של שעון, אך הוא יכול למנוע את כמות גבוהה יותר, אך מכווץ, אך הוא יכול למנוע את כמות גבוהה יותר, אך הוא יכול למנוע את ה-זמני, אך מכווץ, אך מכווץ, אך מלחץ גבוה יותר, אך מקצב קבוע של שעון

המונחים: non-Idealities

ממודולים של Real-world דלה סובלים ממתחים מדומים, רווח סופי במגברים תפעוליים, ולא לינאריות ב- DAC ו-Comparator. אלה שאינם אידיאלים יכולים לגרום לשגיאות pedestal מוגברת ועיוות הרמוני, מה שחייב מהנדסים לעצב את המעגלים עם זרמים גבוהים יותר ומכשירים גדולים יותר כדי לשמור על דיוק כזה על צריכת אנרגיה ישירות.

המונחים: Delta Modulation Circuits

ניתוח כוח מוסמך הוא חיוני עבור אופטימיזציה של מודטורים דלתא עבור מכשירים ניידים. אסטרטגיות מדידה כוללים:

  • (FLT:0) הערכה מבוססת estimulation:cioFLT:1 (שימוש בסימולציות ברמת SPICE (למשל, BSIM מודלים) כדי ללכוד את הכוח סטטי ודינמי ברמה הטרנסיסטורית. עבור חלקים דיגיטליים, החלפת קבצים פעילות (SAIF או VCD) יכול לספק שיעורי מגן מציאותיים.
  • (FLT:0) ניטור כוח של כוח שבב:FLT:1 integrating חיישנים נוכחי לתוך השבב מבחן כדי למדוד את זרם האספקה מיידית.זה מאפשר מתאם של שיאי חשמל עם תבניות אותות קלט ספציפיות.
  • ניתוח התמוטטות כוח:0 (Power Disabling Functionblockblockblock) של פיזור (FLT) כדי לבודד את תרומת הכוח של ה-Comparator, את האינטגרטור ואת ההיגיון של הבקרה הדיגיטלית.

קישורים חיצוניים למשאבים על שיטות מדידה כוח במעגלים מעורבים כוללים מדריך למכשירים (FLT:0) ,0 (Analog Devices) למדידת כוח עבור ICscioFLT:1 ו-FLT:2 זה נייר IEEE על תקציב כוח שיטתי בדלטה-סיגמה מודולר 3.

אסטרטגיות לאופטימיזציה של כוח

צמצום שיעור ה-Sampling באמצעות בקרת הסתגלות

כאשר רוחב הפס אות קלט ידוע להשתנות, מודולר אדפטה מותאם יכול לשנות את תדירות השעון שלו על זבוב.לדוגמה, קוד אודיו עבור סיוע שמיעה, שיעור הדגימה יכול להיות מופחת במהלך תקופות שקטות גדל כאשר דיבור מזוהה, לחסוך עד 40% של כוח דינמי. יישום זה דורש יחידת בקרה דיגיטלית מעצמת כוח כי לפקח על הפעילות או מדרונות של קלט והתאמה בהתאם לראיית.

עיצוב השוואת חשמל נמוך

ה-Comparator הוא לעתים קרובות בלוק האנלוגי החזק ביותר של כוח-ההונגריה מסורתית עם מקדמה צורכת זרם סטטי משמעותי. חלופות כגון מקבילים דינמיים (למשל, חזק ARM latch) לצרוך אפס כוח סטטי - הם רק לצייר הנוכחי במהלך שלב ההשוואה. Careful של הצמד קלט ואת משוב ה- latch יכול להשיג ניתוח תת-מיקרווואט במהירויות מתון, כדי למנוע hyperesis מבוקר בקפידה.

מצבי שינה וכושר

מכשירים ניידים מבלים חלק גדול מהזמן או בשינה עמוקה.הכוח המיישם עבור ה- integrator ואת משוב DAC יכול למעשה לחסל דליפה סטטית כאשר הממיר אינו נחוץ.זמן השכמה חייב להיות קצר מספיק כדי לא להשפיע על מתגי המערכת של תגובה 1.In בפועל, מתווך מול "פעיל" פעיל", "מצבי השפיר" יכול להיות קצר מספיק כדי לא להשפיע על מתגי 1Ver:

Integrator Topology Selection

הבחירה של integrator משפיעה באופן משמעותי על כוח, רעש, ואת ליניאריות.

  • (FLT:0Switched-capacitor (SC) integrators:Felo:Felo:FLT:1 נרחב בשימוש עבור הליניאנס הגבוה שלהם ורווח מוגדר היטב, אבל הם דורשים על שבבים, מתגים, ו- a-amp עם רוחב פס מספיק.הכוח הדינמי נקבע על ידי גודל בנק capacitor ואת תדירות השעון.
  • (FLT:0) זמן רב (CT) integrators:FLT:1 להחליף את capacitor הדגימה עם התנגדות ושילוב הנוכחי ישירות לתוך עיצובי CT למנוע את זרמי המברשת של שלבים SC ויכול לפעול בתדרים גבוהים יותר עם כוח נמוך יותר, אבל הם רגישים יותר לרעש מהנגד ודורשים ניתוח קפדני של השעון.
  • (FLT:0Current-mode integrators:cioFLT) 1 Exploit טראנס לינארי או מראות נוכחיים קודקוד כדי לבצע אינטגרציה עם מתחים היצע נמוך מאוד (למשל, 0.5 V). זה טופולוגיה אטרקטיבי עבור יישומים אנרגיה-הארוויקים שבו סוללות מוחלפים על ידי תאים סולאריים זעירים.

טפטול Scaling ו Dynamic Voltage Frequency Scaling (DVFS)

DVFS, נפוץ במעבדים דיגיטליים, ניתן להרחיב לחסימות אנלוגיות על ידי עיצוב תחומים מרובים של מתח.המקבילה ולוגיקה דיגיטלית יכול לרוץ ב VIRFLT נמוך יותר:0DDigFLT:1 כאשר קצב הדגימה מופחת, בעוד ההיצע של integrator יכול להיות גבוה יותר כדי לשמור על עיצובים מודרניים בשימוש על רגולטורים נמוכים (O) כדי ליצור היצע זה, אך לעתים קרובות יכול להתאים את המורכבות של כוח סביר, אך לעתים קרובות.

דיגיטציה דיגיטלית כדי להפחית את Analog Overhead

במקום לעשות מעגלים אנלוגיים גדולים ועוצמה-hungry כדי להבטיח דיוק, מעצבים יכולים להשתמש בשקיקה דיגיטלית כדי לתקן את ההתחלה, להשיג שגיאות, ולא לינאריות. לדוגמה, כינון שטח של חזיתית המכוון מודד את ההתחלה של ה- comparator ולאחר מכן לקצץ את זוג קלט דיגיטלית להפחית את הצורך עבור מקדמה גדולה.

התייחסות חיצונית ל calibration במודולטורים דלת-כוח נמוך היא המאמר של 0EE Times על טכניקות של קליברציה עבור כוח נמוך ADCsveFLT:1.

תוצאות חיפוש: Delta Modulation in Portable Applications

ביוסנסורים

Wrist-worn בריאות לפקח על דלה מודולציה למדוד קצב לב, תנופה עור, טמפרטורה. עיצוב טיפוסי מעסיק מודולטור הראשון מסדרה דלתא עם שיעור דגימה של 32 kHz ואספקה של 1.2 V. צריכת הכוח הכוללת של בלוק ADC הוא מתחת 10 μW, המאפשר ניטור רציף במשך כמה ימים על 100 mAh.

זיהוי קולי (VAD) עבור שמיעה

מכשירי שמיעה דורשים צריכת חשמל אולטרה-נמוכה להימשך יותר מ -10 שעות. עיצוב שפורסם לאחרונה שילב מודולטור דלה שפועל בתדירות השעון של 1.28 MHz במהלך דיבור פעיל ומפחית עד 128 kHz במהלך שתיקה. על ידי שילוב כוח של חזית אנלוגי עם מחזור חובה של קומפוטור (התקבל רק במהלך המדגם), הכוח הכולל ירד ל-1.8Wμs מנפח מספיק (פחות של 8B).

אנרגיה-Harvesting Wireless Sensor Nodes

עבור חיישנים שמבוססים על קצירת אנרגיה מסובכת, כל ננוקול נחשב. A 0.5 V delta Modulator באמצעות מכשיר הנוכחי-מומחט הוכח בצומת טמפרטורה.הצומת מעביר נתונים כל 10 שניות, והמודולטור שואב רק 800 nW במהלך שלב ההמרה.

מגמות עתידיות ודרכים מחקר

כמו ממדים טרנסיסטאור מתכווץ ומכשירים ניידים הופכים להיות יותר בכל מקום, כמה מגמות מתעוררות מעצבות את עיצוב המעגל של דלה מודציה:

  • (FLT:0) Near-threshold and sub-reshold Act:FLT:1 הפעלה טרנסיסטורים במתחים סביב 0.3–0.5 V באופן דרמטי מפחית את הכוח, אך דורש שילוב חדש ואינטגרטור להתנצלות שתפקוד עם חדר ראש מוגבל.
  • (FLT:0) Machine Learning-orientedהסתגלות: FLT:1 אלגוריתמים חיזוי יכולים לצפות דינמיקת אותות קלט ולתאים את קצב הדגימה של המדגם, רווח ואספקת מתח בזמן אמת, להשיג הפחתה נוספת בכוח ממוצע.
  • (FLT:0) אדריכלות אינטנסיבית: אנדרל 1 (Re הצבת פונקציונליות אנלוגית יותר עם לוגיקה דיגיטלית (למשל, באמצעות מעבד הקוונטי מבוסס VCO) מקטין את הכוח האנלוגי מעל פני ראש.
  • (FLT:0) אינטגרציה עם קצירי אנרגיה: קיד 1) , בעיצוב משותף של ADC עם יחידת ניהול הכוח (PMU) מאפשר שיתוף של פסיביות ורגולציה, צמצום כוח המערכת הכולל.

החוקרים גם חוקרים את זמן-דומיין דלה מודולציה, שבו מידע מקודד ברוחב הדופק ולא בהבדלים במתח, כדי לאפשר אפילו מתחי אספקה נמוכים יותר.נייר חיצוני המספק סקירה מקיפה של טכניקות כאלה זמין מ-FLT:0 אנליסטים של ספינגר מעגלים משולבים ו- Signal ProcesswritingFLT:1.

מסקנה

Modulation דלתא נשאר בחירה משכנעת להמרות אנלוגית-דיגיטלית במכשירים ניידים בגלל המורכבות המעגלית הנמוכה שלה ויעילות הכוח הטבועה שלה, עם זאת, השגת צריכת החשמל הנמוכה ביותר דורשת שיקול זהיר של גורמים אינטראקציה מרובים - שיעור הדגימה, גורם פעילות, מתח אספקה, ספירת מעגל, ופתרונות למניעת זיהוי אווירי-עצמים נוספים.