מרכזי נתונים מודרניים מהווים את מערכת העצבים של הכלכלה הדיגיטלית העולמית, כוח שירותי ענן, פלטפורמות הזרמה, מערכות מסחר פיננסיות, ועומסי עבודה מלאכותיים של ASC, אשר מאפשרים ל- ASC לייעל את רשתות ה- ASC באופן קבוע, ו-SAPS לשילוב של רשתות מיקרו-תחומיות באופן קבוע, וההגירה של יישומים עסקיים לסביבות מרובות-Repreative.

הבנה של אדריכלות FPGA עבור רשת עבודה

FPGA מגדיר מעגל משולב המורכב ים של בלוקים לוגיים ניתנים להגדרה, מתגי אותות דיגיטליים (DSP) ממריצים את ה- RAM ו- Ethernet, והופכים את ה-Serizer (SerDes) ל- 100 גרם ל- Cupentsual Definition (Dex) באופן ישיר ל-Creative Compicial Reverse) של אחסון ב-Cupive-Creative CLCLive-C.

זיכרון Hierarchy & On-Chip Resources

FPGAs מציע ארכיטקטורת זיכרון עניבה קריטית עבור טבלאות מחפירת וצפייה.block RAM (BRAM) מספק מאות 36-Kb כפול-port מסוגל להרכיב FIFOs, ches, וזיכרונות מתואמים תוכן. עבור טבלאות גדולות יותר, high-end FPGAs לשלב UltraRAM (למשל, שני 288Kb) בלוקים שיכולים לצבור כמה שיותר רוחב פסים של זיכרון C2C) לעומת קיבולת אחסון קטנה של זיכרון C2 אינץ'2 (Hp) עם קיבולת אחסון ב-HpH2 צורך ב-H2.

מקרה לעיבוד מבוסס FPGA

מפעילי מרכז הנתונים מודדים ביצועים ברשת באמצעות שלוש עדשות קריטיות: באמצעות חישוב, שקיפות ו- jitter.FPGAs מספקים יתרונות משכנעים בכל ממד.A FPGA יחיד יכול בקלות לקיים 200 Gbps של עיבוד מלא של חבילות תוך ביצוע פעולות מורכבות כגון התאמת קבוע או הצפנה של אבטחה מיקרו-ביט בקצב קו-אט - משימה שתצרכו עשרות ליבה של CPU.

מעבר לביצועים גולמיים, הכדאיות של FPGAs מספקת רמה של הסמכת עתיד שמחזורים ASICs קבועים לא יכולים להתאים לפרוטוקולים חדשים של מנהרה, VXLAN encapsulations, או פורמטים סטנדרטיים של חבילות ניתן לתמוך באמצעות מרווחי זמן שדה, לעתים קרובות ללא צורך בחילופי חומרה פיזיים.

פונקציות עיבוד Core Packet Accelerated על ידי FPGAs

מעבד רשת מודרני חייב להתמודד עם תיק רחב של משימות, שרבים מהם אינטנסיביים מבחינה חישובית. FPGAs הדגים את היתרונות שלהם על פני הפונקציות הבאות:

חבילות נופש ו- Header Extraction

השלב הראשון בכל צינור הוא לזהות שכבות פרוטוקול, שדות תמצית כגון כתובות MAC, מתגי IP, תגי VLAN, ו- MPLS תוויות, ובאופן אופציונלי de-encapsulate מנהרות. An FPGA יכול לפצף ערימה מורכבת ערימה (למשל, VXLAN מעל UDP מעל IP) במחזור שעון יחיד לכל שכבה עם קידוד עמוק שנוצר מ- P4b תוכניות תמיכה מקבילות באופן אוטומטי.

זרם ומבט

Exact-match או הארוך ביותר-prefix-matchups הם היסוד להחלפה ולהפעלה. FPGAs ליישם זיכרון חד-ממדי גדול של תוכן ternary (TCAM) חיקוי באמצעות חסימה RAM ו- SRAM חיצוני או DRAM, המסוגל לתמוך במיליוני ערכים זורמים עם אלגוריתם מבט רציונאלי (TCAM) הוא לעתים קרובות בקבוק בתוכנות, שבו יש התנגשות או casherfrefrefrefrefrefrefashing IPer יכול להיות מסוגל לצפות טבלאות.

בדיקה מהירה ו-Excelion Matching

מכשירי אבטחה ומאזן עומס לעתים קרובות צריך לבדוק עומסים מעבר לשכבה 4.FPGAs יכול לפרוס אלפי מנועי ביטוי קבועים במקביל, לסרוק חבילות מרובות בו זמנית בקצב קו ללא הסגנית כי מגיפות תוכנה ספריותregex. לדוגמה, אחד Xilinx Virtex UltraScale +FPGA יכול לארח מעל 4000 N (לא-FA-אוטומטי סופי), השגת 100b באמצעות תבניות מורכבות למניעת טפטציה.

הצפנה ואותנטיות

מנועי AES-GCM המבוססים על ה-FPGA יכולים לצפין או לפענח פענוח במהירויות מעל 100 Gbps לכל הליבה, ו-Salves מרובים ניתן מיידי כדי להתאים את מהירויות ממשק מצטברות.עבור TLS 1.3 inline offload, FPGAs מטפל ב-VPN סימטרי בקצב קו קו, ואפילו יכול להאיץ את לחיצת הידות אחסון הציבור עם בלוקים משולבים של הצפנה או מעבדים רבים.

סחר חליפין ואיכות השירות

אלגוריתמים של דלי היררכי, משקלו של queuing הוגן, וזמן דיוק בולים ברשת רגישה לזמן (TSN) הם כולם ניתנים ליישום בלוגיקה FPGA, ומאפשרים למרכזי נתונים לאכוף הסכמים ברמת השירות (SLAs) עם דיוק חומרה. FPGA- מעצבי מבוסס-צורה יכולים לפעול על חינני זרימה חד-זרם ב 400 Gbps, שמירה על מגבלות מדויקות אפילו תחת דפוסים של תנועה זה הוא חשוב.

עקבו אחרי Overlay Offload

בסביבה וירטואלית, מתגי תוכנה וירטואליים כמו Open vSwitch לצרוך משאבי CPU משמעותיים עבור החבילה מלוכדת. FPGAs יכול לפסול את כל עיבוד עיכוב -VXLAN, Geneve, GENEVE עם כותרות אפשרויות - כך השרת CPUs חינם עבור בדיקות עבודה יישום.S פריסת FPGA-bedds חכםNICs ב- Azure הוכיח שיפור יעיל על ידי CPU ביעילות על ידי הסרת נתונים FPGA-up ביעילות.

רשת Telemetry ו-In-Network Monitoring

מרכזי נתונים מודרניים דורשים חשיפה בזמן אמת לבריאות הרשת. FPGAs יכול להוסיף רשת טלגרף רשת פס (INT) ראשי תיבות, לאסוף התפלגות לב, לזהות microbursts מבלי להשפיע על פני לוח. ניגודים שניתן לתכנן ואת הרטוגרמה שנבנו לתוך הבד FPGA מאפשר סטטיסטיקות לחבילה חד פעמית להאכיל מערכות בקרה סגורה עבור ניהול עומסים ומאזן.

שילוב לתוך ה-Data Center fabric

FPGAs ניתן לפרוס במספר נקודות בטופולוגיה של מרכז הנתונים, כל אחת עם אתגרים והטבות ייחודיים.

FPGA SmartNICs

כ-SmartNIC, כרטיס FPGA יושב ב- PCIe של השרת ופועל כממשק הרשת הראשי, מאיץ עיבוד החבילה ישירות על מסלול הנתונים של המארח.מודל זה כבר פופולרי על ידי צוותים פנימיים של Microsoft, שבו FPGAs ממוקם בין NIC לבין מתג ה-Hak העליון לבצע פונקציות וירטואליזציה (NVF) חינם המארחת של ספקי CCLOLS (הספקים של CLC) באמצעות CLCDS) ו-DS-DSETFMAS כיום, כולל נתונים מאובטחים של CFPS (הספקים של NCRS) באמצעות ® CFPMAS) ו-CTOF.

ב-Switch FPGA מודולים

מודל פריסה נוסף ממקם כרטיסי קו מבוססי FPGA בתוך העליון של מ 'צרף או מתג עמוד השדרה, המאפשר לוגיקה מתקדמת למטוס לצד מתג ASIC. בתצורה זו, FPGA יכול ליירט ולשנות חבילות הדורשות עיבוד מיוחד - כגון טלגרף או ב-bandassi רשתות טלמטרי (INT) - בעוד שהחלק הגדול נשאר על הפונקציה הקבועה.

אינטגרציה של Standalone Middleboxs and Applianceאינטגרציה

FPGAs גם מתפקד כתיבת ביניים עמידה עבור שירותים ייעודיים כגון איזון עומס, חומת אש או הפחתה של DDoS. כי ה-FPGA יכול לשמור על מצב זרימה ולבצע שינויים קוליין במהירות חוט, ניתן להכניס אותו שקוף בין פלחי רשת מבלי להציג שקיפות perceptable.לדוגמה, מאזן עומס מבוסס 400 Gbps FPGA מבוסס יכול לחלק את התנועה על פני מאות שרתי תמיכה לאחור ובדיקה של בריאותית לחלוטין.

תשתיות ו- DPU Convergence

המגמה האחרונה היא שילוב של FPGAs ליחידות עיבוד נתונים (DPUs) או יחידות עיבוד תשתיות (IPUs) NVIDIA של BlueField DPU כולל בד FPGA לצד ליבות ARM ו מאיצים חומרה, המאפשר פלטפורמה מאוחדת עבור רשת תכנות, אחסון ואבטחה. זה מתכנס מאפשר למפעילי נתונים לפרוס כרטיס אחד כי הוא מטפל פונקציות NV מפשטות, מעבדים את פונקציות עיבוד TCO מותאם אישית.

מחסומים אמיתיים ואפקטים פרובנס

אחת הפריצות בקנה מידה גדול ביותר היא Microsoft (FLT:0Project CatapultFLT:1), אשר מוטבעת Intel Arria 10PGAs בין NIC ASIC לבין הרשת בכל שרת על פני צי Azure. זה מרקם FPGA מאיץ החלפת וירטואלית, אחסון disaggregation, ולמידה ב- 100bps עכשיו לא ניתן לשלב את ה-GAPS באופן משמעותי יותר מ-R.

בתעשייה הפיננסית, חברות פריסות מטפלות מזון מבוסס FPGA ושערי כניסה סדר כי לעבד נתוני שוק מחילופים עם זמני תגובה ⁇ סטים תחת 1 מיקרו השניות, הכרחי עבור חברות אלגוריתמיות תחרותיות כמו Solace ו Arista מציעים FPGA-accelerated שוק נתונים אשר מטפלות במזונות רב-טק, להזמין, ובדיקות סיכון בקצב קו.

בטלקומוניקציה, 5G וירטואלית RAN ו- UPF פריסות להשתמש FPGAs כדי להתמודד עם 25-Gbps eCPRI זרמי GTP-U Pack קדימה, לפגוש את השקיפות הקפדנית ודרישות דרך חישוב של 5G רדיו חדש. Nokia's AirFrame ו- Altiostar פתוח פתרונות RANen של FPGA-PAC עבור בסיס אמיתי ו-Ric עיבוד רשת של Microsoft.

Amazon Web Services הציגה את:0.F1 מקרים של LT:1 לתת ללקוחות ענן גישה ישירה ל- Xilinx Ultrascale+ FPGAs, המאפשר להם לפרוס מאיצים מותאם אישית ללא חומרה פיזית.שימוש במקרים נע בין genomics לסימון ריצוף טוב יותר עבור אחסון משמעותי של GHz, אבל שיעור משמעותי של עומסי עבודה הם רשת ממוקדת, כגון מותאם אישית עבור קידוד CVDV.

מחקר אקדמי ותאגידי, כגון FLT:0 ;P4 Languageshowal CommunityFLT ( 1:1), הפיק גם מתגים מבוססי קוד פתוח שניתן לתכנת עם שפה רשת ברמה גבוהה, מה שהופך FPGA עיבוד נגיש למפתחים שאינם מומחים חומרה.

אתגרים לפיתוח ונוף Eכרוך

למרות היתרונות שלהם, FPGAs נחשב בעבר קשה לתכנן.זרי פיתוח מסורתיים הדרושים מאסטרי של Verilog או VHDL והבנה של סגירת תזמון, מעבר למרחב השעון, ואופטימיזציה של מיקום-and- Pathאופטימיזציה. Debuging עיצוב FPGA מעורב בדיקות לוגיות מעורבים בדיקות ניתוח לוגיות ומבחן מעבדה ממושך יותר, מחזור האיסוף עבור עיצוב FPGA גדול יכול לקחת שעות, להאט את זה גורם מומחה לאימוץ יקר של זמן.

התעשייה הגיבה עם דור חדש של כלים. סינתזה ברמה גבוהה (HLS) מאפשר למהנדסים לתאר צינורות חומרה C, C++, או SystemC ולתת לכלי ליצור את פלטפורמת התוכנה Vitis מאוחדת של Xilinx ולאפשר ל-SAPI של מערכת ההפעלה ה- C, החל מ-PGI של פונקציות עיבוד ספציפיות עבור משימות עיבוד משותפות, כגון חישוב PH, מנועי DMA, ו-FRHMAC, כמו גם תכונות הפעלה מותאמות אישית של NGA.

בצד אימות, השילוב של סימולטורים תוכנה, בדיקות חומרה-in-the-loop, וטכניקות אימות פורמלי מבטיח נכונות לפני הפריסה. כמה קבוצות משתמשות כעת cocotb או UVM עם Python כדי לכתוב מבחנים, עוד יותר הורדת המחסום עבור מהנדסי תוכנה מוכווני תוכנה.

מגמות עתידיות: In-Network Computing and Machine Learning

התפקיד של FPGAs ברשת מרכז נתונים הוא מעבר לחפיסת מידע טהורה קדימה לעבר חישוב פעיל, in-network. במקום לטפל ברשת כצנרת פסיבית, FPGAs יכול לבצע חישוב קל משקל בקצב קו: איסוף נתונים עבור למידה מכונה מבוזרת עשרות, ביצוע הפחתה בסגנון המפה של Greduce על הטיס, או אפילו עדכון חנויות ערכי מפתח ישירות בתוך הרשת.

למידת מכונה גם מוטבעת לתוך צינורות עיבוד החבילה של FPGA. מנועי זיהוי אנומליים משתמשים ברשתות עצביות קוונטיות או עצי החלטות המיושמות במרק ה-FPGA כדי לזהות דפוסים של התקפות DDoS, תקלות ברשת מיקרו-שירות, או ב-Avastle-layer in the application-intraions to a keyized Analytics, כאשר כניסת רשתות עצביות ידידותיות ל-FGA (N) ו-Tibable-Times-up-up-upable-up-up-up-up-up-up-up-upicial-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-up-Re-Re-Re-up-up-up-up-up-up-Re-Re-up-up-

מסלול חשוב נוסף הוא ההיתוך של FPGAs עם מתג אופציונלי ASICs. פרוטוקולים כמו P4 Runtime לאפשר מטוס בקרה יחיד כדי לתכנן גם צינורות מתג וגם FPGA המצורף, המאפשר ניהול מאוחדת של מטוסים נתונים היברידיים. כמו טבלאות תאימות רווחיות שיתוף, אנו עשויים לראות מדפים המכילים בריכות של משאבי FPGA כי הם מסודרים באופן דינמי כדי להקצות שירותים שונים באמצעות CPULX באמת מאפשר תכונות CPULs (מרכז CPU) ו- CPULS) קרוב יותר, כלומר, תכונות CPULS (מערכת ההפעלה CPULX) ו- CPULS) קרוב יותר, תכונות CPULS (הקודדות) כדי ל- CPULS) כדי לאפשר תכונות CPULS) קרוב יותר, 000) קרוב יותר, כדי ל- CPULS.

אימוץ ה Hurdles

בעוד היתרונות הטכניים ברורים, חסמי ארגוניים יכולים להאט את אימוץ FPGA.ההוצאה הראשונית של FPGA לוחות היא גבוהה יותר מאשר עבור פתרונות תוכנה בלבד, אם כי העלות הכוללת של בעלות לעתים קרובות לטובת FPGAs בקנה מידה בשל כוח וחיסכון בשרתים.עבור מתג של 48-port 100G, FPGA מבוסס FPGA עשוי לעלות 2,000 $ לכרטיס, בעוד ש-NFaccur הוא לעתים קרובות מ-160 דולר.

מאמצי סטנדרטיזציה מסייעים גם.הפרויקט המשולב הפתוח (OCP) הגדיר גורמים סטנדרטיים למודולים של FPGA, כולל מודול ה- OCP Accelerator (OAM) וכרטיס FPGA mezzanine (FMC), קידום יישומים קלים יותר ו-IAPin הפך את ממשק ה- PGIxTM ל-Compleing , כמו גם ל-NAPIxTMSTMS, אשר הפך ל-FTM ל-FTM ל-FTM ל-FICOS TRATORIxTMS.

מסקנה

עיבוד רשת מבוסס FPGA הוא כבר לא נישה אקזוטית אבל מרכיב מרכזי של אדריכלות מרכז נתונים היפר בקנה מידה ומפעלים.הטכנולוגיה מספקת תערובת ייחודית של דטרמיניזם ברמת חומרה, מהירות חוט, והסתברות שטחית כי הוא קריטי לטיפול בצמיחה ובמגוון של מערכות ההפעלה GGAS היום, עם פיתוח מערכות אקולוגיות שיפור מהיר ופריסה יקרות יותר, החל מ חכם NIC לשירותי ענן, נורמה, כמו גם לחץ על ידי פיתוח של פיתוח, כמו גם פיתוח של פיתוח של פיתוח של פיתוח של פיתוח של פיתוח מערכת ההפעלה גבוהה יותר ויותר.