מגבר תפעולי (op amps) הם אבני בניין בסיסיות במכשור מעבדה, מתן רווח, סינון ומיזוג אותות הדרושים למעקב אותות בזמן אמת.בין אם נעשה שימוש באבחון רפואי, חישה סביבתית, או ניסויים בפיסיקה, מעגל מעוצב בקפידה מאובנים קובע את הדיוק, המהירות והאמינות של רכישת נתונים זה מספק מדריך מקיף לעיצוב מעגלים אמיתיים עבור תצורה, ניטור מעבדה, אסטרטגיות, בחירה בתוקף, זיהוי, ואימות.

הבנת תפקיד ה-Ops ב-Time-Time Signal Monitoring

בסביבות מעבדה, ניטור בזמן אמת דורש כי אותות להיות מוגדל, מסונן, וממיר ללא הצגת עיכוב או עיוות. Op amps מצטיינים כאן בגלל רווח גלוי-loop גבוה שלהם, אפשרויות רוחב פס רחב, וגמישות ליישם פונקציות ליניאריות.המטרה העיקרית היא לשמור על השלמות של האות מן החיישן למערכת הרכישה.זה דורש התאמה המאפיינים של mp לסימן של התדירות, תדירות, ותדירות נמוכה.

מאפיינים חשמליים חשובים של ניטור בזמן אמת כוללים שיעור סלואו (כמה מהר הפלט יכול להשתנות), מוצר בעל פס גבוה ( £), הטיה קלט זרם, ורעש מתח קלט.בחירת mp עם מספיק GBP מבטיח כי הרווח הרצוי סגור נשמר על פני רוחב הפס האות. לדוגמה, אם יש לו תדירות מקסימלית של 100 kHz ורווח של 50 נדרש, mp צריך לפחות 5 GBP, רצוי עם שולי של 5.

המונחים: Op Amp Circuit design

תכנון מעגל אמפ חזק עבור הגדרת מעבדה דורש איזון מספר, לעתים קרובות מתחרות, פרמטרים.הגורמים הבאים יש לטפל מוקדם בשלב העיצוב:

  • (ב) ויקרא י"ד: "ה', ו'ה', ו''' (ב')' (ב')' (ב')', ב')', ב'[[1924]], ב'[[1924]], [[1924]], [[1924]], [[1924]]]], [[1924]]]]]], [[1924]]]]]]]]]]
  • דיוק:0 (Gain דיוק: 1FLT):1 Resistor סובלנות וטמפרטורות coefficients להשפיע על רווח חד פעמי. השתמש בהתנגדות דיוק (0.1% או יותר) עבור שלבים של רווח קריטי.
  • (FLT:0) Input andפלט Impedance:FreaLT:1) , הפחתה גבוהה מונעת טעינה של חיישנים (למשל, בדיקות pH, מד תאוצה, מדממים של פלט חשמלי) אימפולסי רצון נמוך מניעים שלבים עוקבים (ADCs, כבלים ארוכים) ללא העצמה.
  • (FLT:0 ניכוי אספקת חשמל (PSRR): אספקת 1FLT:1 למערכות ניטור בזמן אמת לעתים קרובות לשתף מסילות כוח עם מעגלים דיגיטליים רועשים. בחר ps עם PSRR גבוה ולהוסיף קוצים מקומיים (0.1 μF + 10 μF) בכל אספקת.
  • (הופנה מהדף 0 ;0) ביצועים: FLT:1 עבור אותות ברמה מיקרו-וולת, לבחור משככי-הגיל נמוך (למשל 1.8 nV / ⁇ Hz) ולשמור התנגדות קטנה למזער את רעש ג'ונסון.
  • (FLT:0) חישוב מתח וסחף: FIRLT:1 (DDC-coupled מעגלים דורשים offset נמוך (למשל, LT1001 או OPA227) או טכניקות לאפס אוטומטי כדי למנוע שגיאות בסיס.

התייחסות חיצונית: עבור מדריך מפורט על פרמטרים של בחירת mp, מתייחס ל- FLT:0 (Analog מכשירים) Op Amp EssentialssveFLT:1.

קונפדווגורים נפוצים למעבדה

וולטאז' עוקב (Buffer)

המעקב של המתח מספק רווח אחדות עם תנופה גבוהה מאוד של קלט נמוך ו פלט תפוקה נמוכה.זה לעתים קרובות השלב הראשון לאחר חיישן לבודד את החיישן מאפקטי טעינה.ב ניטור בזמן אמת, buffers משמשים בעת נהיגה כבלים קואקסיליים ארוכים או קלטות מרובותxed.

(FLT:0) טיפ עיצוב: ראשי תיבות של LMC662) בחרו ב-JFET או CMOS קלט mp (למשל, OPA140, LMC662) עבור זרמי הטיה במגוון של פיקואמפר.וודא שהפלט יכול להניע את הכניעה של כבל ללא oscillating - להוסיף סדרה קטנה התנגדות 100 ⁇ ) בפלט במידת הצורך.

לא מונעים מגבר

תצורה זו מספקת רווח חיובי ללא הסרת האותות.Get= 1 + (RirFLT:0fcioFLT:1 / RcioFLT:2gigtureFLT 3:) הוא משמש נרחב להגדלת מתחי החיישן כגון thermocouple או תפוקה של זנים.

(FLT:0) עיצוב דוגמה: ההרחבה 1 (IQFLT:1) עבור פלט תרמוקופיל של 40 μV / ° C, רווח של 1000 מייצרת 40 mV / ° C. השתמש במדוייק מדויק כמו AD8628 (אפס-ד'רפט) כדי למזער את הסחף מעל הטמפרטורה.

מגבר שונה

מגברי משנה דוחים רעש משותף (למשל, 50/60 הרץ לח) על ידי הגדלת ההבדל בין שני קלטות. יישומים אופייניים כוללים חישה נוכחית באמצעות מתנגדים shunt, רכישת אות ECG, או גשר חיישן קראouts. תצורה 4-resistorial שונה דורש התנגדות (R1 / R2=R3 / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R / R) כדי להשיג יחס CM כדי להשיג יחס דחיית לחץ גבוה כדי להשיג יחס דחיית חיישן חיישן חיישן חיישן חיישן חיישן חיישן חיישן גשר דחיית דחיית דחיית דחיית.

(ב) [ה]הגישה המתקדמת: [ה]: [ה] [ה]] [ה]] [ה]]] [ה]]] [ה]]] [ה]]]]]] [התב"ה'], [ה']], [ה'ה']]]], [ה'] [ה'[ה']']'[ה'[ה']']']']']']'[ה'[ה']']'[ה'[ה'[ה'[ה'[ה'[ה']']']'[ה']']'[ה'[ה']']']']']']'[ה'[ה']'[ה']']']']']']']'[ה']']']'[ה']'[ה']']']'[ה']']']'[ה'[ה'[ה'[ה'[ה'[ה']']'[ה'[ה'[ה'[ה'

פילטרים פעילים (Low-Pass, High-Pass, Band-Pass)

אותות בזמן אמת מכילים לעתים קרובות רעש גבוה ⁇ או DC offset כי יש להסיר לפני דיגיטציה. מסנן פעיל התנצלות (Sallen-Key, הזנת מרובים, Biquad) מציעים תדרי חיתוך מדויקים וגלגל תלולים ללא אינדוקטורים. a Secondorder Sallen-Key נמוך pass מסנן הוא בחירה נפוצה עבור אנטי-aliasing מערכות רכישה.

(ב) ◄ מדרגות עיצוב מסנן:

  • Determine דרש קיצוץ תדירות (FilloFLT:0) , בהתבסס על רוחב פס האות וקצב הדגימה של ADC (קריטריון Nyquist).
  • בחר תגובה מסנן: Butterworth (מקסימום שטוח פס), Bessel (שלב לינארי, נמוך overshoot), או Chebyshev (steep roll-off עם ripple Passband).
  • חישוב התנגדות וערכי capacitor באמצעות משוואות סטנדרטיות.עבור מסננים נמוך (< 10 kHz), השתמש ערכי C בטווח 0.01 - 1 μF כדי לשמור התנגדות מעשית.
  • בחירת ⁇ מספיק - כלל אצבע: GBP > 100 / phsFLT:0ccioFLT 1 עבור מסנן הזמנה שנייה כדי לשמור על שולי שלב.

דוגמה עיצובית מלאה: Low-Noise Buffer ו- Amplifier for a Bridge Sensor

יישום

ניטור בזמן אמת של גשר מדד זנים בבדיקת חומרים.התפוקה של הגשר היא מתח שונה מ 0-10 מ"V עם מתח 2.5 V משותף-Mode. ADC 18 סיביות (למשל, AD7980) מקטינה את האות ב 100 kSPS. המערכת חייבת לפתור 1 μV שינויים בתוך רוחב פס של 10 kHz.

שלב 1: Instrumentation Amplifier Front-End

השתמש במגבר שלושה דגימה (למשל, AD8421) עם רווח של 100 כדי להגביר את התפוקה של הגשר 1 V בקנה מידה מלא. AD8421 כולל רעש נמוך (8 nV / ⁇ Hz), CMRR גבוה (>100 dB ב 60 הרץ), ודיוק DC מעולה.

(ב) ⁇ (ב) ⁇ =1=1=2=2GIRFLT 3) ,[[1924]]=1=1=1=1=49.4 k ⁇ /R ⁇ /R ⁇ FLT:2GIRFLT 3]]

שלב 2: הוראות נמוך-Pass Anti-Aliasing filter

עיצוב מסנן Butterworth עם femFLT:0 cirph:1 ; 10 k. השתמש בטופולוגיה סללן-Key עם OPA2189 (רעש נמוך, מסילות רכבת) C= 1 nF, אז R= 1 / 2 = 1 / × 10 kHz × 10 kHz × 1 nF ⁇ 2) ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇

עבור אחד-gain Butterworth, להגדיר Q=007: מתנגדים שווים, capacitors לעקוב אחר C2= 2C1. כאן C2= 2×1 nF = 2 nF (שניים 1 nF במקביל). האמפ באחדות-gain יציב עם 1 מ"Hz (OPA2189 יש 1.35 MHz).

שלב 3: נהג ADC

הפלט המסנן מזין את קלט ADC.התפוק של OPA2189 הוא נמוך מספיק כדי להניע את ה- ADC של sampling capacitor. Add a 10 ⁇ סדרה התנגדות ו 1 nF capacitor כדי לנחות בקלט ADC עבור סינון בעיטות מטען.

התייחסות חיצונית: עבור טכניקות עיצוב מפורטות יותר של סינון, ראה את ה-FLT:0TI Note: Active Low-Pass Filter design (SLOA049)earFLT:1).

טכניקות ניכוי רעש עבור מעגלים מעבדה

מעבדות הן סביבות רועשות מבחינה חשמלית עקב החלפת ציוד חשמל, אוקטילוסקופים דיגיטליים, והתערבות RF.הפחתה שיטתית של רעש היא קריטית להשגת פתרון ברמה מיקרו-וולטית.

ריצוף ומגן

  • (ב) ⁇ :0 ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇
  • (ב) על שבב, מקיפים עקבות קלט רגישים עם טבעת שמירה מונעת (הקשורה למתח המשותף של האמפ) כדי להפחית את זרמי ההדלפה.
  • (ב) ,0) הגנה מפני ביטחון: FLT:1 השתמש בתיבה מתכת (כלוב ימי) לכל המעגל ופילטר קווי חשמל עם מפריט חרוזים והזנת דרך capaciacitors.

כוח אספקה

  • מניחים קיבול קרמיקה 0.1F קרוב ככל האפשר לכל סיכה אספקה של mp.
  • הוסף 10 מיקרוF טנטלום או capacitor אלקטרוליטי עבור כל רכבת ליד קלט החשמל.
  • עבור רעש נמוך מאוד, השתמש פוסט-regulator ליניארי (למשל, ADP7104) להאכיל את הרכבת האנלוגית, ולשמור על אספקה דיגיטלית נפרדת.

בחירה משלימה נמוכה

  • בחר משככי כאבים עם צפיפות רעש מתח נמוכה (למשל, < 3 nV / ⁇ Hz עבור יישומים פס רחב).
  • השתמש במתנגדי הסרט מתכת (סרט) שיש להם רעש עודף נמוך יותר מאשר סרט עבה או קומפוזיציה פחמן.
  • בחרו קפצוגות עם ספיגת דיאלקטרית נמוכה (C0G/NP0 לערכים קטנים, פוליפרופילן לערכים גדולים יותר).

דרישות אספקה לבדיקות בזמן אמת

מעגלים ניטור מעבדה פועלים לעתים קרובות מאספקת V כפול ±15 או יחיד +5 V ל +15 V רכבת. כל בחירה משפיעה על חדר ראש, נדנדה אות וזמינות רכיב.

המונחים:

אספקה כפולה מפשטת את ההפיכה AC ומאפשרת את הפלט להתנדנד באופן סימטרי סביב 0 V. הרבה תרחישים מדויקים (למשל, OP07, LT1124 הם prescribed עבור ±15 V עבור ביצועים רעש הטוב ביותר, להשתמש הרגולטורים ליניאריים נמוכים dropout כמו LT3045 או ADP7104.

« « «

עיצובים חד-פעמיים דורשים קרקע וירטואלית (VFLT:0reaCC) 1/2) רשת הטיה מוטה ( Rail-to-rail קלט/ ⁇ (RRIO) או mps (למשל, OPA333, MCP6001) נדרשים להשתמש בטווח המתח המלא. a דיוק (למשל, REF5050) יכול לייצר 2.5 יציב עבור Vpoint עבור Vpoint עבור V5.

כוח ריצוף והגנה

  • ודא כי מתחי אספקה עולים יחד כדי להימנע מלקט-up ב CMOS ps.
  • הוסף דיודות שאטקי מכל היצע לפלט כדי להקליד תנאים של התעללות יתר.
  • השתמש בטלוויזיות S diodes על קלטות חשמל כדי להגן מפני טראנסים ממכשירי מעבדה.

המונחים: PCBout and Implementation Tips

אפילו עיצוב המעגל הטוב ביותר נכשל אם פריסת PCB מציגה קיבולת פרציטי או אינדוקציה קרקעית.עקוב אחר ההנחיות האלה ליישום ברמה מעבדה:

  • (FLT:0) , עילה אנלוגית ודיגיטלית: ⁇ 1) השתמש במטוס אנלוגי מוצק מתחת למדרגות האמפ והמסנן, עם חיבור אחד לקרקע הדיגיטלית ב- ADC.
  • (ב) נתיבי אות קצרים:0) קיצור של: 0 (FLT:1) שמור על התנגדות משוב ונקודות קלט קצרים ככל האפשר כדי למזער את הציפוי העלול לגרום לאי יציבות.
  • (FLT:0) פאס קיבולים ביעילות: גרף 1 (מקום 1) 0 μF ו 10 μF capacitors באותו צד של הלוח כאמפ, עם קיצור דרך אל המטוס הקרקע.
  • (ב) ,0) ,Abt 90 מעלות פינות: FLT:1ir השתמש 45 מעלות או עקומת סימנים אנלוגיים קריטיים כדי להפחית את היבול הסנסטי ואת הקרינה.
  • (FLT:0) ניהול רב-האדמיר: 1FLT:1; מרכיבים נפרדים של כוח (למשל, הרגולטורים מתח) משלבי קלט רגישים כדי להפחית את הסחף התרמואלקטרי.

בדיקה ו- Calibration for Real-Time Accuracy

לפני הפריסה, שרשרת האותות כולה חייבת להיות מאומתת עם קלטות ידועות וניתוק כדי להסיר שגיאות שיטתיות.

בדיקות פונקציונליות

  • הזרקת גל חטא נמוך ואמת רווח, רוחב פס, ותגובה שלב באמצעות אוקטילוסקופ או מנתח רשת.
  • מדד רעש רצוי על ידי קיצור של קלט והתבוננות רעש הפלט עם מד אמיתי-RMS בהשוואה לספירת רעש של גליון נתונים פעמים רוחב פס.
  • בדוק דחייה משותפת על ידי יישום אותו אות לשתי קלטות ולדיד את הפלט.

המונחים:

  • Zero calibration: Short the חיישן קלט (או להחליף עומס ידוע) ולהתאים את הטרים (אם זמין) או להכפיש את ההתחלה דיגיטלית.
  • קבל calibration: החל מתח מדויק מסטנדרט מעבדה (למשל, Fluke 5700A) ורשום את קריאת ADC.
  • פיצוי טמפרטורה: אם סחף הוא קריטי, לגוון את המעגל בכמה טמפרטורות וליישם תיקון פולינומי בשחיקה.

התייחסות חיצונית: סקירה מקיפה של בדיקת מעגל mp ניתן למצוא ב-FLT:0exas Instruments' Op Amp Circuit Design and Test Guide (LY105)

מסקנה

תכנון מעגלי אמפ עבור ניטור אותות בזמן אמת בסביבות מעבדה דורש גישה שיטתית כי כתובות רוחב פס, דיוק, רעש, יושרה כוח, פריסה. על ידי הבנת ה- Tradings בבחירה mp, באמצעות תצורה מתאימה (חפירות, מגברי אורת, מסננים פעילים), ולאחר שיטות הטובות ביותר עבור ריצוף ו decoupling, מהנדסים יכולים להשיג את הדיוק הגבוה ודורשים עבור אמינות ניסיונית ונדרש עבור בדיקות אנלוגיות כדי להבטיח את ה-זמנית ובדיקה מהירה.