מדוע מעבדי DSP של Custom חיוניים ליישומים של ניצ'ה

בתחומים מיוחדים רבים - כגון הדמיה רפואית, אוטומציה תעשייתית, מחסנית אווירוקל, או אודיו לטווח גבוה - דרישות עיבוד אותות ללכת הרבה מעבר למה מעבדי אותות דיגיטליים למטרות כלליות (DSPs) או מערך השערים הניתנים לחיזוי שדה (FPGAs) יכולים לספק ביעילות אלגוריתמים קריטיים של פיתוח DV-HS-RIT, עם זאת, רכיבים לבניית ביצועים רחבים ולעתים קרובות כוח כדי להתפשר על צריכת חשמל, אינטגרציה אישית, או דיוק מותאמים אישית, אינטגרטיבית תקן DSP של יישום, עם ביצועים סטנדרטי, אינטגרטיבי, אינטגרטיבי, אינטגרטיבי, עם ביצועים סטנדרטיים, עם זאת, אינטגרטיביים, אינטגרטיביים, אינטגרטיביים, אינטגרטיביים, אינטגרטיביים, עם ביצועים סטנדרטיים, אינטגרטיביים, עם זאת, עם זאת, אינטגרטיביים, עם זאת, עם זאת, תכונות סטנדרטיים של פורמט DSP.

דרישות עמוק לתוך

לפני שורה אחת של שפת תיאור חומרה כתוב, צוות ההנדסה חייב לקבוע הבנה מעמיקה של האותות המעורבים ואת המגבלות של סביבת היעד.זה הולך מעבר פשוט אומר "אנחנו צריכים לעבד אודיו" או "אנו מטפלים בנתונים מכ"ם" מהנדסים חייבים לכמת פרמטרים כגון קצב הדגימה, אורך מילה (עומק בטיחות), טווח דינמי, ואת הכדאיות האפשרית של עלויות כוונון לתפוקה.

אותות ודעה קדומה

האופי של אותות קלט מכתיב אפשרויות אדריכליות רבות.עבור יישומי אודיו של פס צר, 16 סיביות קבוע סטויציה יכול להספיק, אבל עבור דחיסת הדופק או spectroscopy, נקודת צף 32 סיביות או אפילו ייצוגים זמניים ריצוף חסימה מותאם אישית של נקודות קצה להיות הכרחי. בדומה, יחס אות-לא-אין (SNR) דורש החלטות על בחירה אנלוגית-דיגיטלית-דיגיטלית ורעש פנימי, כאשר ניתן להגדיר התאמות של מספר דינמי, כאשר ניתן להגדיר בדיוק אלגוריתמים של חומרה, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, כלומר, מעבדים, כאשר ניתן להגדיר אלגוריתם-D-to-to-D-to-אין-אין-פעמי, כלומר, כלומר, כלומר, התקן, מעבדים, מעבדים, התקן, כלומר, כלומר, תכונות של מספר אלגוריתם (SNR) דורשות של מספר אלגוריתם (SNR) דורשות, כלומר, כלומר, כלומר, כלומר, כלומר, דרישות התקן, במידת יכולת עיבוד של אלגוריתם-אין-אין-אין שימושית, על ידי אלגוריתם (SNR) דורשות של אלגוריתם (SNR) דורשות של מספר אלגוריתם (SNR) דורשות של

זמן אמת-זמן Constraints

עיבוד בזמן אמת הוא סימן ההיכר של יישומי DSP.המעבד חייב להבטיח כי כל מדגם או מסגרת מעובד בתוך חלון זמן קבוע, או המערכת נכשלת.חומרה Custom עולה כאן כי זה מבטל את הסיכון הבלתי צפוי של ה caching צינורות של מעבדים תכלית כללית.עם זאת, ה-CPU-off הוא כי כל misestimation של זמן ביצוע הגרוע ביותר יכול להוביל לכישלון, ניתוח קפדני של מסלולי זיכרון קבוע, לעתים קרובות, כלומר, טיפול ידני, הוא טיפול ידני, הוא בדיקות זיכרון טיפול ידני, כלומר, בדיקות זיכרון טיפול ידני, הוא כי הוא כי הוא טיפול ידני, בדיקות קבוע, בדיקות קבוע, בדיקות מחזור נתונים סטנדרטיים, הוא כי הוא כי הוא כי הוא כי הוא כי הוא כי הוא כי הוא כי הוא כי כל תזמון טיפול ידני, בדיקות רוחב פסטור מותאם אישית, הוא כי הוא כי כל מגבלות טיפול ידני, לעתים קרובות טיפול ידני, בדיקות ביצועים מתאימים, כלומר, בדיקות רוחב פסטור מותאם אישית, לעתים קרובות, הוא כי הוא כי הוא כי כל פונקציות טיפול ידניות, בדיקות זיכרון טיפול ידניות, הוא כי הוא כי כל תזמון טיפול ידני, בדיקות זיכרון טיפול ידני, הוא כי הוא כי כל תזמון טיפול ידני, לעתים קרובות טיפול ידני, בדיקות ביצועים מתאימים, בדיקות קבוע של זמן ביצוע ביצועים מתקדמים, הוא כי הוא כי

אפשרויות עיצוב ארכיטקטורת חומרה

ברגע שהדרישות ברורות, הצעד הגדול הבא מגדיר את המיקרו-ארכיטקטורה של המעבד.האדריכלות חייבת לאזן גמישות, ביצועים, כוח, ועלויות.התתתות הבאות מתארות את השיקולים העיקריים.

עיבוד מסוג Core: קבוע מול תוכנית

החלטה בסיסית היא האם שיטות המידע המותאמות אישית ישתמשו בלוקים חומרה קבועים או ליבות מותאמות (או היברידית) קבועות-תפקודיות הן יעילות ביותר עבור אלגוריתם מסוים - לדוגמה, מסנן FIR שנבנה מיחידות ועיכובים ייעודיים - אבל הם לא יכולים להיות reccified ליבות, כגון הרחבה אישית של RISC-V עם DSPs מציעים גמישות לתוכנות חד-פעמיות רבות לאחר פתרון ל-מי ליבה של תוכנות זדוניות, לדוגמה, עבור מספר אלגוריתמים סטנדרטיות סטנדרטיות.

עיצוב זיכרון Hierarchy

רוחב פס זיכרון הוא לעתים קרובות צוואר הבקבוק במערכות DSP. עיצוב מותאם אישית מאפשר למהנדסים להתאים את ההיררכיה הזיכרון בדיוק לזרימת הנתונים. החלטות מפתח כוללות את המספר והגודל של בנקים ב-chip SRAM, בין אם להשתמש בזיכרונות רב-פורטיים עבור קריאה בו זמנית / כתיבה, והכללה של זיכרונות של דליל עבור תוצאות זמניות, סטרימינג כפול (באמצעות SDpongers) היא נפוצה כדי להתאים אישית ל-Dchi ל-Der באופן קבוע באמצעות ה-Dchitial ל-D.

שילוב היקפי

DSP מותאם אישית לעתים קרובות צריך ממשק ישירות עם חיישנים, מתאמים, או ממירים נתונים. integrating peripherals כגון SPI, I2C, I2S, או במהירות גבוהה LVDS Transceivers ישירות על שבב מפחית ספירת רכיב, שטח לוח, ו latency. ביישומים נישה, אלגוריתם עשוי לדרוש התאמה אישית - לדוגמה, ספירת אודיו רב-ערוצית כי צריך גם להשתמש ב- CPU המיועד לשימוש יעיל של תאים ללא שימוש יעיל של תאים ניידים.

שיטות ניהול כוח

צריכת חשמל היא מעצמה קריטית, במיוחד עבור מערכות מוגבלות או מוגבלות תרמיות.מעבדים Custom יכולים לכלול תכונות ניהול חשמל מתקדמות: מתח מרובים ותחומים תדירות, שעון המתפתל עבור בלוקים שאינם בשימוש, ו מצבי כוח מונעים נתונים. בשלב האדריכלי, צמצום הפעילות באמצעות בידוד אופרה ויזואלית של צוות קוסמטיקה ושימוש בקידוד קבוע במקום צף יכול לחתוך כוח על ידי חצי או יותר, לדוגמה, עבור ניתוח איטי של תפקוד דינמי, עשוי לפעול באופן קבוע של תפקוד יעיל מאוד עבור מעבדים של כוח בכיוון קבוע של תפקוד איטי מאוד, לחץ יעיל של כוח בכיוון קבוע של תפקוד איטי של כוח.

אופטימיזציה של חומרה עבור Hardware Implementation

כתיבת אלגוריתם ב C או MATLAB ולאחר מכן "העברה" לחומרה היא רק לעתים רחוקות יעילה.במקום, האלגוריתם והאדריכלות צריכים להיות משותפים.סעיף זה מדבר על טכניקות טרנספורמציה נפוצות.

שלב קבוע אריתמטי ו- Word-Length Optimization

פלוגמנטו של Floating-point הוא יקר בתחום החומרה, כוח, ועוצמה.רוב ה-DSPs מותאם אישית להשתמש בייצוגים קבועים עם אורך מילים נבחר בקפידה עבור כל משתנה.מהנדסים חייבים לנתח את טווח דינמי של האלגוריתם ואת רעש קוונטי כדי לקבוע את המינימום אינסטלטור ומעטות זעירות הדרושים. עבור אלגוריתמים רב-שלב, מהירויות מילים שונות עשויות לשמש עבור שלבים שונים - לדוגמה, 24bit בנתונים מתקדמים (אך מזהמים) כמו חסימות נתונים כגון מזהמים (נקודות מבט) בעת שמירה על פני רמה גבוהה של אלגוריתמים).

שקיפות וצנרת

יישומים נינצ'ה דורשים לעתים קרובות גבוה דרך חישוב. Custom DSPs יכול לנצל רמות מרובות של מקבילות. מקבילות ברמת ההוראה ניתן להשיג באמצעות ארכיטקטורות VLIW (מילה ארוכה מאוד) אשר נושאות מספר פעולות לכל מחזור.בדרך כלל, מקבילות ברמת נתונים מנוצלת על ידי העתקת יחידות פונקציונליות: לדוגמה, בנק סינון פוליפזה יכול להשתמש 8 יחידות במקביל לעבוד על שלבים שונים בו זמנית של צינורות.

טרנספורמציות אלגורית

לפעמים האלגוריתם עצמו יכול להיות restructured כדי להתאים חומרה.לדוגמה, המרת זמן-דומיין לתוך שיטת תדירות-דומיין באמצעות FFT יכול להפחית פעולות עבור אורך מסנן ארוך., באמצעות אופטימיזציה מבוזר עבור מסננים FIR להחליף מכפילים עם טבלאות חיפוש ותוספות, אשר יכול להיות יעיל יותר בעיצובים מותאם אישית המבוססים על FPGA.

כלי פיתוח ושפה

בניית מעבד DSP מותאם אישית דורשת זרימת פיתוח חזקה. בעוד במאמר שהוזכר במקור VHDL או Verilog, צוותים רבים משתמשים כעת ב- SystemVerilog או אפילו סינתזה ברמה גבוהה (HLS) באמצעות C++ או SystemC. HLS מאפשר למפתחי אלגוריתם לכתוב ברמת אבטיפוס גבוהה יותר של PGAB, אבל מהנדסים חייבים להנחות את כלי הסינתזה כדי להשיג את המיקרו-ארכיטקטורטקטורטקטורטקטורט (U) הרצוי, בנוסף, אימות סטנדרטי (U) הוא לעתים קרובות, כלומר, סטנדרטי, סטנדרטי, הוא סטנדרטי, סטנדרטי, סטנדרטי, סטנדרטי, כלומר, מתודולוגיה-D) הוא יעיל יותר, כמו גם כן, כמו גם כן, כמו גם כן, אלגוריתם סטנדרטי (Modertual Index-R) עם מודלים סטנדרטי (Modertuald) עם מודלים סטנדרטיים).

(ב) ⁇ :0) ,[דרוש מקור] ל[[המאה ה-1]], [[1924]], [[1924]]]]]], [[1924]]]]]]

אימות, אימות ואסטרטגיות בדיקה

מכיוון ש-DSP מותאם אישית היא לעתים קרובות הלב של מערכת אבטחה קריטית או גבוהה ערך, אימות ממצה הוא חובה.תוכנית אימות חייבת לכסות את תקינות תפקודית, סגירה תזמון, ויושרה כוח. כלי אימות טפסים יכול להוכיח כי RTL תואם את ההתנהגות המיועדת לכל מחזורי קלט אפשריים - טכניקה חזקה עבור חסימת סימולציה מבוססת נתונים (DSP), בדיקה מחוספסת-מפסת של קבוצות הפעלה) נגד מודל CTL בלבד.

בדיקות מעבר לטמפרטורה ו- Voltage Corners

יישומים נייצ'ה פועלים לעתים קרובות בקיצוניות.ה השבבים המותאמים יש למאופיין בתהליך, מתח ופינות טמפרטורה. צוותי עיצוב צריכים לשלב בני-עין עצמיים (BIST) לזיכרונות ולוגיקה, כמו גם שרשראות סריקה עבור בדיקות ייצור. עבור יישומים קריטיים כמו avionics, המעבד עשוי להיות צריך לעמוד ברמות אבטחת עיצוב DO-254, הדורשות מעקב קפדני מדרישות בדיקות.

אינטגרציה, סודיות ותמיכה ארוכת טווח

האתגרים הסופיים כרוכים שילוב של DSP מותאם אישית למערכת הגדולה יותר ולשמור אותו על מחזור החיים שלה.ניהול התרמומל הוא דאגה עיקרית: מעבד שמפרק 10W בחבילה קטנה דורש סימולציה תרמית מפורטת ואולי כיור חום או אוויר מאולץ. Power sequeerator ו decoupling חייב להיות מתוכנן בקפידה כדי למנוע צמיד או מתח droop בצד, תוכנית סטנדרטית של DSD יש צורך, אפילו לא סטנדרטית של ציוד, אבל צריך להיות מנקה, אבל יש צורך, אבל יש צורך, אבל יש צורך סטנדרטי, אבל יש צורך סטנדרטי, אבל יש צורך סטנדרטית, אפילו סטנדרטי, כולל מודל סטנדרטי, כולל תוכנה, כולל תוכנה, כולל, כולל מצופה, כולל מצופה, אבל מצופה, כולל מצופה, כולל מצופה, אבל מצופה, כולל מצופה, אבל מצופה, אבל מצופה, אבל מצופה, מצופה, אבל מצופה, עם מחסנית, סטנדרטי, עם מערכת הפעלה, כולל תוכנה, כולל מודל סטנדרטי, אבל מצופה, אבל מחסנית, כולל תוכנה, אבל מצופה, כולל מודל סטנדרטי, אבל מצופה, אבל צריך להיות מתוכנן, אבל קידוד סטנדרטי, אבל מצופה, יש צורך מצופה, יש צורך סטנדרטי, אבל מחסנית, אבל

(ב) ויקרא י"א): "ה' (ב')" (ב') "ה' (ב')" (ב')"ב')" (ב')"ה', "ה')"ב', "ה'"ה', "ה'"ה', "ה'"ב')" (בראשית כ"ד).

מחקרים: DSP מותאם אישית בעבודה

אולטרסאונד רפואי

סטארט-אפ שפיתח בדיקת אולטרסאונד מבוססת יד עיצבה את שאלון ה-DSP מותאם אישית, אשר ביצע דינמיקה של 64 ערוצים לקבל אישור על שבב.על ידי שילוב של שליטה חזיתית אנלוגית, חישוב עיכובים וזיהוי המעטפה לתוך מעבד יחיד, הם הפחיתו את שטח הלוח על ידי 80% וצריכת חשמל ל-1.5W - הפעלת סוללות החלילה. בחירת העיצוב העיקרית הייתה ארכיטקטורת מערך סינתי, אשר עיבוד כל הערוצים במקביל ללא צווארי זיכרון חיצוני.

פיקוח תעשייתי

חברה אוטומציה במפעל הייתה זקוקה למעבד לתחזוקה חיזויית שיכולה לנתח אותות רטט מעשרת חיישנים בו זמנית, ביצוע FFTs בזמן אמת וזיהוי אנומלי.פתרונות מחוץ ל-Shelf היו איטיים מדי או צרכו יותר מדי כוח.הם עיצבו מערכת רב-core אישית שבה כל ליבה טיפלה במערך של חיישנים, עם זיכרון משותף לתקשורת בין-core.

(ב) [ה]: [ה]] [ה]]: [ה] [ה] [ה]] [ה]]] [ה]], [ה], [ה]]]ה'[ה]']'[ה']'[ה']'[ה']'[ה']'[ה']''']'[ה']''[ה'[ה']']'[ה']'[ה']'[ה']']'[ה'[ה'[ה'[ה'[ה'[ה']']']'[ה'[ה'[ה'[ה']']']']'[ה']']'[ה'[ה'[ה'[ה']']']']'[ה'[ה'[ה']'[ה']']'[ה']']']'[ה']']'[ה'[ה'[ה'[ה']'[ה']']']'[ה'[ה'[ה'[ה'[

מלכודות נפוצות וכיצד להימנע מהם

  • (FLT:0) לראות את צוואר הבקבוק של הזיכרון: FLT:1 אפילו יחידות סיבולת מהיר ביותר הם חסרי תועלת אם לא ניתן להעביר נתונים.תמיד לדמות את תת-מערכת הזיכרון עם דפוסי תנועה ריאליים מוקדם.
  • (FLT:0) אימות הכרחי של מקרים של פינה: אלגוריתמים DSP יכולים להציג התנהגות בלתי צפויה בגבולות אות (למשל, על גדות מסננים IIR) ליצור מקרים של מבחן כי מדגישים קיצוניות של אמפולד, תדירות, וסימנים משולבים.
  • (FLT:0) העלאת צריכת החשמל:FLT:1 קשקשים של כוח דינמי עם ריבוע של מתח; עלייה קלה בלחץ התפעול כדי לענות על התזמון עלולה לגרום לעלייה משמעותית של כוח. השתמש סינתזזה של כוח מודע לנתח ירידה מתח בתוך תוכנית השבבים.
  • (FLT:0) הערכת המאמץ בתוכנה: FLT:1 A Programmable DSP הוא רק שימושי אם יש לו תקציב כלי הגון. הקצאה או לפחות ספריית C חזקה של פונקציות DSP נפוצות.
  • (FLT:0)Over-compization: הוספת 1FLT תכונות מיוחדות רבות מדי יכול להפוך את המעבד מורכב כדי לאמת ולחתום. השתמש בחוק 80/20: ליישם תכונות שנותנות את התועלת ביותר עבור העלות.

מסקנה

פיתוח מעבד DSP מותאם אישית ליישום נישה הוא מאמץ הנדסי מאתגר אך מתגמל.זה דורש הבנה עמוקה של אותות ומגבלות היישום, תכנון משותף זהיר של אלגוריתמים וארכיטקטורה, וגישה ממושמעת לאימות ולבדיקה. על ידי התמקדות בשיקולים המרכזיים - ניתוח חקירה, בחירות אדריכליות, אופטימיזציה והשקעות יסודיות - מהנדסים יכולים לספק מעבד שעולה בהרבה על הביצועים, היא משלבת את רמת הכוח והשילוב שלהם, היא יותר, היא משלמת יותר יעילה יותר, היא משלמת, באופן ייחודי, את המוצרים הייחודי, את האינטגרציה.