Table of Contents
CPU microarchitecture में महत्वपूर्ण पथ देरी को समझना प्रदर्शन को अनुकूलित करने के लिए आवश्यक है। यह अधिकतम गति को निर्धारित करता है जिस पर एक प्रोसेसर त्रुटियों के बिना काम कर सकता है। यह लेख अवधारणा को बताता है और इसे कैसे गणना करता है।
क्रिटिकल पाथ विलंब क्या है?
क्रिटिकल पथ देरी एक सीपीयू के भीतर निर्भर संचालन के सबसे लंबे अनुक्रम को संदर्भित करता है जिसे अगले निर्देश शुरू होने से पहले पूरा किया जाना चाहिए। यह समग्र घड़ी चक्र समय और प्रोसेसर गति को प्रभावित करता है।
कारक क्रिटिकल पथ को प्रभावित करते हैं
कई कारक महत्वपूर्ण पथ देरी को प्रभावित करते हैं, जिनमें शामिल हैं:
- गेट देरी
- वायर प्रचार देरी
- तार्किक जटिलता
- पाइपलाइन चरणों
क्रिटिकल पथ विलंब की गणना
गणना में निर्भर तर्क द्वार और घटकों के सबसे लंबे पथ की पहचान शामिल है। कुल देरी इस पथ के साथ व्यक्तिगत देरी का योग है।
गणना करने के लिए कदम:
- सर्किट में डेटा प्रवाह और निर्भरता को बाहर निकालें।
- प्रत्येक गेट और तार खंड के लिए देरी मानों को मापें या प्राप्त करें।
- प्रत्येक पथ के साथ सबसे लंबे समय तक एक को खोजने के लिए सम देरी।
- सबसे लंबे समय तक योग महत्वपूर्ण पथ देरी है।