बिजली की खपत FPGA-आधारित डिजिटल सिस्टम में एक महत्वपूर्ण कारक है, विशेष रूप से पोर्टेबल और ऊर्जा कुशल अनुप्रयोगों के लिए। प्रभावी पावर ऑप्टिमाइज़ेशन रणनीतियों को लागू करने से डिवाइस की उम्र बढ़ा सकती है और परिचालन लागत को कम कर सकती है। यह लेख FPGA डिज़ाइनों में पावर को अनुकूलित करने के लिए उपयोग की जाने वाली सामान्य तकनीकों का पता लगाता है।

गतिशील शक्ति में कमी

गतिशील शक्ति मुख्य रूप से FPGA में स्विच करने की गतिविधि के कारण होती है। ऐसे घड़ी गेटिंग और बिजली के सामान डिजाइन प्रथाओं के रूप में तकनीक अनावश्यक स्विचन को कम करने में मदद करते हैं। क्लॉक गेट निष्क्रिय मॉड्यूल को घुमक्कड़ को अक्षम करता है, स्विचिंग पावर और समग्र खपत को कम करता है।

वोल्टेज और आवृत्ति स्केलिंग

आपूर्ति वोल्टेज और परिचालन आवृत्ति को समायोजित करने से बिजली के उपयोग में काफी कमी हो सकती है। कम गतिविधि की अवधि के दौरान वोल्टेज और आवृत्ति स्तर को कम करने से सिस्टम प्रदर्शन को समझौता किए बिना गतिशील शक्ति कम हो जाती है जब पूर्ण गति अनावश्यक होती है।

संसाधन अनुकूलन

कुशल संसाधन उपयोग में FPGA के सक्रिय क्षेत्र को कम करने के लिए तर्क, स्मृति और रूटिंग को अनुकूलित करना शामिल है। तकनीकों में निम्न शक्ति वाले FPGA परिवारों का उपयोग करना, तर्क संश्लेषण को अनुकूलित करना और अनावश्यक तर्क तत्वों को कम करना शामिल है।

पावर मैनेजमेंट उपकरण

  • विद्युत अनुमान और विश्लेषण उपकरण
  • शक्ति-अवशिष्ट संश्लेषण और प्लेसमेंट
  • रनटाइम पावर मॉनिटरिंग
  • गतिशील वोल्टेज और आवृत्ति स्केलिंग (DVFS)