नैनोस्केल माइक्रोप्रोसेसर को समझना

नैनोस्केल माइक्रोप्रोसेसर एकीकृत सर्किट हैं जो नैनोमीटर में मापा गया ट्रांजिस्टर सुविधाओं के साथ बनाया गया है - एक मीटर के बिलियन। शेष लघुकरण की भविष्यवाणी Moore के कानून] ने माइक्रोमीटर से उप-10 एनएम नोड्स तक सुविधा आकार को संचालित किया है। इन आयामों में, शास्त्रीय भौतिकी धारणाओं में जो पहले चिप डिजाइनों को तोड़ने का मार्गदर्शन करती है, और क्वांटम यांत्रिक प्रभाव प्रमुख हो जाते हैं। आज का राज्य-का-कला चिप्स, जैसे कि एप्पल के M3 या इंटेल के 7 एनएम प्रोसेसर, जिसमें एक अतिरिक्त बिजली की सीमा में दस लाख से अधिक अंतरित ऊर्जा होती है।

नीचे स्केलिंग में प्रमुख चुनौतियां

1. क्वांटम टनलिंग और रिसाव धारा

जब ट्रांजिस्टर गेट ऑक्साइड केवल कुछ परमाणु मोटे होते हैं, तब भी इलेक्ट्रॉनों को इन्सुलेट परत के माध्यम से सुरंग कर सकते हैं, भले ही ट्रांजिस्टर को "बंद" होना चाहिए। यह क्वांटम टनलिंग अवांछनीय रिसाव धाराओं को उत्पन्न करता है जो अपशिष्ट शक्ति और गर्मी उत्पन्न करते हैं। चूंकि गेट की लंबाई 10 एनएम से कम हो जाती है, सुरंग की संभावना तेजी से बढ़ जाती है। इंजीनियर्स इस पर उच्च-dielectric-constant ([FLT: 0]]high-k ]) स्पेक्ट्रम और धातु फाटकों के लिए स्विच करके इस तरह का मुकाबला करते हैं, लेकिन यहां तक कि ये समाधान सीमा तक पहुंचते हैं।

2. हीट विसर्जन और पावर घनत्व

चूंकि ट्रांजिस्टर अधिक घनी होते हैं, इसलिए प्रति यूनिट क्षेत्र उत्पन्न गर्मी तेजी से बढ़ती है। नैनोस्केल चिप्स में, बिजली घनत्व एक परमाणु रिएक्टर कोर से अधिक हो सकता है। पारंपरिक शीतलन विधियां - गर्मी सिंक और प्रशंसक - अपर्याप्त हो रहे हैं। मरने पर गर्म धब्बे प्रदर्शन थ्रोटलिंग, विश्वसनीयता को कम कर सकते हैं, और घटना विफलता का कारण बन सकते हैं। समस्या को रिसाव धाराओं (ऊपर अंकित) द्वारा मिश्रित किया जाता है जो चिप निष्क्रिय होने पर भी गर्मी उत्पन्न करती है। नवाचार जैसे ] एम्बेडेड माइक्रोफ्लोडिक कूलिंग , ग्राफीन आधारित गर्मी प्रसारक, और पैकेजिंग पर आधारित है।

3. विनिर्माण परिशुद्धता और यील्ड

उप- 10 एनएम सुविधाओं के साथ निर्मित चिप्स अत्यधिक प्रक्रिया नियंत्रण की मांग करता है। एक एकल धूल कण दर्जनों ट्रांजिस्टर को नष्ट कर सकता है। चरम पराबैंगनी (EUV) लिथोग्राफी जैसी उन्नत लिथोग्राफी तकनीक आवश्यक रिज़ॉल्यूशन प्रदान करती है, लेकिन उपकरण की लागत प्रति उपकरण $ 150 मिलियन से अधिक है। नक़्क़ाशी, जमावट और डोपिंग में भिन्नताएं दोषों को कम करती हैं जो उपज को कम करती हैं - कार्यात्मक चिप्स प्रति वेफर का प्रतिशत। एआई त्वरक की तरह एक बड़ी मरने के लिए, 80% से कम उपज उत्पाद को आर्थिक रूप से अव्यवस्थित बना सकती है। इंजीनियर्स का उपयोग करते हैं - विनिर्माण (DFM) [[FLT:]]] - सीमा के लिए - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - -

4. इंटरकनेक्ट विलंब और पैरासिटिक प्रभाव

जबकि ट्रांसिस्टर स्केलिंग तर्क को गति देता है, तार जो उन्हें कनेक्ट करते हैं - जिन्हें इंटरकनेक्ट कहा जाता है - अनुकूल रूप से स्केल नहीं करते हैं। चूंकि तार क्रॉस-सेक्शन सिकुड़ते हैं, प्रतिरोध बढ़ता है, और कैपेसिटिव युग्मन बढ़ता है। यह बनाता है RC देरी जो समग्र सर्किट प्रदर्शन पर हावी हो सकता है। नैनोस्केल नोड्स में, लंबे इंटरकनेक्ट में देरी ट्रांसिस्टर स्विचिंग समय से अधिक हो सकती है। इसके अतिरिक्त, आसन्न तारों के बीच क्रॉसटॉक सिग्नल अखंडता समस्याओं का कारण बन सकता है। उद्योग कोबाल्ट और रुटेनियम जैसे कम प्रतिरोध धातुओं की खोज कर रहा है, ये महंगे हुए ऑप्टिकल या अंतर-कनेक्ट हो सकते हैं।

5. डिवाइस वेरिएबिलिटी और विश्वसनीयता

नैनोस्केल पर, छोटे परमाणु स्तर के अंतर महत्वपूर्ण हो जाते हैं। यादृच्छिक डोपेंट उतार-चढ़ाव, लाइन एज खुरदरापन, और ऑक्साइड मोटाई भिन्नता एक डिवाइस से दूसरे डिवाइस में स्थानांतरित करने के लिए ट्रांजिस्टर थ्रेसहोल्ड का कारण बनती है। यह परिवर्तनशीलता चिप के पार टाइमिंग मार्जिन और पावर बजट की गारंटी देना मुश्किल बनाती है। समय के साथ, पूर्वाग्रह तापमान अस्थिरता (BTI) और हॉट-कैरियर इंजेक्शन डिग्रेड ट्रांजिस्टर प्रदर्शन, चिप जीवनकाल को छोटा करने के लिए। डिजाइनरों को गार्डबैंड और त्रुटि-कोर्टिंग कोड शामिल करना चाहिए, लेकिन इन तकनीकों को बर्बाद क्षेत्र और ऊर्जा। उन्नत नोड्स[FLT: ऑटोमोटिव एप्लिकेशन के लिए एक बढ़ती हुई विफलता और मोटर वाहन विकल्प है।

6. सामग्री सीमा

सिलिकॉन दशकों से माइक्रोइलेक्ट्रॉनिक्स का कार्यभार रहा है, लेकिन नैनोस्केल में इसकी गुण सीमित हो गए। इलेक्ट्रॉन गतिशीलता पतली सिलिकॉन चैनलों में गिरावट, और बैंडगैप संकीर्णता, रिसाव में वृद्धि। अनुसंधान के वर्षों के बाद, उद्योग ने ]]]strain सिलिकॉन , सिलिकॉन-जीर्मनियम (SiGe) चैनलों को पी-प्रकार ट्रांजिस्टर के लिए, और III-V यौगिक अर्धचालक (जैसे कि इंडियम गैलियम आर्सेनाइड) को n-type ट्रांजिस्टर के लिए बदल दिया है। हालांकि, एक एकल चिप पर एकाधिक सामग्रियों को एकीकृत करना महंगा है और इन 3 ग्राफों को लागू करना।

वर्तमान समाधान और अनुसंधान निर्देश

उन्नत Lithography तकनीक

13.5 एनएम तरंग दैर्ध्य पर EUV लिथोग्राफी ने 7 एनएम और 5 एनएम नोड्स को सक्षम किया है। अगली पीढ़ी के उच्च-एनए (न्यूनतम एपर्चर) EUV उपकरण 1 एनएम या उससे नीचे के रिज़ॉल्यूशन को पुश करने का वादा करते हैं। इस बीच, बहु-पैटर्निंग तकनीक (स्वयं संरेखित डबल पैटर्निंग, चौगुनी पैटर्निंग) वर्तमान उपकरण को बेहतर सुविधाओं को मुद्रित करने की अनुमति देती है, उच्च लागत और जटिलता के साथ लेट जाती है। EE टाइम्स] ने कहा कि EUV गोद लेने की गति बढ़ रही है, लेकिन थ्रूपुट और मास्क दोषी चुनौतीपूर्ण रहे हैं।

नई चैनल सामग्री

3 एनएम और 2 एनएम नोड्स के लिए, gate-all-around (GAA) क्षेत्र प्रभाव ट्रांजिस्टर (FETs) सिलिकॉन के स्टैक्ड नैनोशीट का उपयोग फिनफ़ेट की जगह ले रहे हैं। GAA संरचनाएं बेहतर इलेक्ट्रोस्टैटिक नियंत्रण प्रदान करती हैं और रिसाव को कम करती हैं। आगे की ओर देखते हुए, कार्बन नैनोट्यूब (CNTs) गेंद-सूचीबद्ध परिवहन के पास प्रदान करते हैं और उप-10 एनएम गेट लंबाई पर सिलिकॉन को अलग कर सकते हैं। प्रकृति इलेक्ट्रॉनिक्स में अनुसंधान [[FLT: 3]]]] के लिए उच्च ऑन-वर्तमान मोलिब्डेनम और कम-चैनल प्रभाव के साथ CNT ट्रांसिस्टर का अध्ययन किया गया है।

3D इंटीग्रेशन और चिपलेट डिजाइन

कभी छोटे पैमाने पर ट्रांजिस्टर स्केल करने के बजाय, कुछ कंपनियां कई बार खड़ी हो जाती हैं- 3D एकीकरण -सिलिकॉन vias (TSVs) और हाइब्रिड बंधन के माध्यम से उपयोग करते हुए। यह दृष्टिकोण अंतर-कनेक्ट लंबाई को कम करता है, बैंडविड्थ में सुधार करता है, और एक पैकेज में विभिन्न प्रक्रिया प्रौद्योगिकियों (जैसे, एनालॉग, डिजिटल, मेमोरी) को मिला सकता है। चिपलेट, जहां एक बड़ा प्रोसेसर उन्नत पैकेजिंग के माध्यम से जुड़े छोटे मरने से बना है, अब एएमडी के ईपीवाईसी और इंटेल के पॉन्टे वेक्चिओ जैसे उत्पादों में उपयोग किया जाता है। यह साइडस्टेप कुछ लिथियम बैटरी की आपूर्ति और डाई-हाई स्तर पर निर्भर करता है।

क्वांटम कम्प्यूटिंग और बेयोन्ड-CMOS

जबकि पारंपरिक भावना स्केलिंग चेहरे रिटर्न को कम करते हैं, quantum कंप्यूटिंग कुछ समस्याओं को तेजी से हल करने के लिए अतिस्थिति और उलझन का फायदा उठाता है। क्वांटम प्रोसेसर को क्वाबिट्स की आवश्यकता होती है -आमतौर पर अतिचालक सर्किट, फंसे हुए आयनों, या सिलिकॉन स्पिन क्विबिट्स से बना - जो क्रायोजेनिक तापमान पर काम करते हैं। वे शास्त्रीय माइक्रोप्रोसेसरों के लिए प्रत्यक्ष प्रतिस्थापन नहीं हैं लेकिन क्रिप्टोग्राफ़ी और ड्रग खोज जैसे विशिष्ट कार्यभारों में तेजी ला सकते हैं। इस बीच, स्पिन-ट्रांसफर्टर मार्क के रूप में सीएमओएस उपकरणों से परे, प्रतिरोधक रूप में निगरानी प्रणाली के लिए डेटा को नियंत्रित करने के लिए प्रेरित करने के लिए प्रेरित किया गया है।

नैनोस्केल माइक्रोप्रोसेसर का भविष्य

उपकरणों और प्रणालियों के लिए अंतर्राष्ट्रीय रोडमैप (आईआरडीएस) सुझाव देता है कि पारंपरिक सिलिकॉन CMOS स्केलिंग 1 एनएम नोड के आसपास पठार होगा, संभवतः 2030 तक। उसके बाद, प्रगति सामग्री नवाचार, उन्नत पैकेजिंग और वास्तु सुधार पर निर्भर होगी। हम देख सकते हैं heterogeneous एकीकरण जहां विभिन्न सामग्रियों पर बनाया गया चिपलेट - तर्क के लिए सिलिकॉन, RF के लिए III-V, स्मृति के लिए मेमरिसटिव - एक पैकेज में इकट्ठा किया गया। फोटोनिक इंटरकनेक्ट चिप-टूट चिप संचार के लिए तांबे के तारों को प्रतिस्थापित कर सकते हैं, जो काफी हद तक बिजली को कम कर सकता है। एम्बेडेड मशीन लर्निंग हार्डवेयर, जैसे कि प्रति प्रदर्शन को और अधिक बेहतर बनाने में सक्षम होगा।

एक आशाजनक दिशा ] का उपयोग है, नकारात्मक समाई FETs (NC-FETs) जो गेट वोल्टेज को बढ़ाने के लिए एक फेरोइलेक्ट्रिक परत का उपयोग करते हैं, जिससे कम आपूर्ति वोल्टेज और कम बिजली की अनुमति मिलती है। एक अन्य वेफर-स्केल इंजन को अपनाने के लिए एक एकल चिप (जैसे Cerebras) के रूप में निर्मित किया गया था - अंतर-डी संचार के ऊपर के बिना कम्प्यूटेशनल थ्रूपुट को अधिकतम करने के लिए। स्केलिंग की चुनौतियां अनुचित नहीं हैं, लेकिन उन्हें बहु-प्रयोजित दृष्टिकोण भौतिकी, विज्ञान, सर्किट डिजाइन, नवाचार के संयोजन की आवश्यकता होती है।

निष्कर्ष

नैनोस्केल के लिए स्केलिंग माइक्रोप्रोसेसर ने प्रदर्शन और दक्षता में असाधारण लाभ पहुंचाया है, लेकिन यात्रा बाधाओं से भरा है। क्वांटम टनलिंग, गर्मी अपव्यय, विनिर्माण परिशुद्धता, इंटरकनेक्ट देरी, उपकरण परिवर्तनशीलता, और सामग्री सीमाओं सभी को एक मीटर के कुछ अरबों तक सिकुड़ने के रूप में तीव्रता प्रदान की जाती है। उद्योग एक समृद्ध टूलकिट के साथ जवाब दे रहा है: यूरोपीय संघ की लिथोग्राफी, जीएए ट्रांजिस्टर, 3 डी एकीकरण, चिपलेट और उपन्यास कंप्यूटिंग पैराडिग्म्स जैसे क्वांटम और न्यूरोमोर्फिक कंप्यूटिंग का विस्तार करना। हालांकि शुद्ध ज्यामितीय स्केलिंग का युग समाप्त हो सकता है, हमारे स्मार्ट स्केलिंग को बनाए रखने वाले क्षेत्र को पूरा करने वाले क्षेत्र को बनाए रखने वाले क्षेत्र को बनाए रखने वाले क्षेत्र को बनाए रखने वाले क्षेत्र को पूरा करने वाले क्षेत्रों में शामिल हैं।