उच्च आवृत्ति सिग्नल के लिए पीसीबी ट्रेस प्रतिबाधा को अनुकूलित करने के लिए उन्नत तकनीक

पीसीबी ट्रेस प्रतिबाधा को अनुकूलित करने के लिए उच्च आवृत्ति इलेक्ट्रॉनिक्स में सिग्नल अखंडता को बनाए रखने के लिए मूलभूत है। चूंकि घड़ी की गति कई गीगाहर्ट्ज़ से अधिक है और आरएफ सर्किट मिलीमीटर-वेव बैंड में धक्का देते हैं, यहां तक कि मामूली प्रतिबाधा के गलतफहमी प्रतिबिंबों के माध्यम से प्रदर्शन को कम करते हैं, सम्मिलन हानि बढ़ाते हैं, और विकिरण हस्तक्षेप। यह लेख ठीक-ट्यूनिंग पीसीबी ट्रेस प्रतिबाधा के लिए उन्नत तकनीकों का पता लगाता है, जो उच्च गति वाले डिजिटल, आरएफ और मिश्रित-सिग्नल सिस्टम को डिजाइन करने वाले इंजीनियरों के लिए व्यावहारिक मार्गदर्शन प्रदान करता है।

ट्रेस प्रतिबाधा

विशेषता प्रतिबाधा (]Z_]0]]) एक पीसीबी ट्रेस की विशेषता प्रतिबाधा इसकी ज्यामिति और आसपास के ढांकता हुआ के भौतिक गुणों से निर्धारित है। एक माइक्रोस्ट्रिप ट्रेस के लिए, प्राथमिक कारक हैं:

• Trace width – व्यापक निशान कम प्रतिबाधा।
• Dielectric ऊंचाई (h]])]]] - ट्रेस से संदर्भ विमान की दूरी।
• ]Dielectric स्थिर ( ä]]_]r]]]]]]_]]r>>]]]_]]r>[FLT:]>[FLT:]]>]]]]]]]]]][FLT:[FLT:_{]]]]]]]]]]]]][FLT[FLT[FLT[FLT[FLT[[[[[[[[FLT:[FLT:[FLT:[FLT:[FLT:[[FLT:[[[FLT:[]]]]]]]]]]]]]]]]]]]]}
• ]कॉपर मोटाई (t]]]]]]]] - मोटे तांबे थोड़ा प्रतिबाधा कम है।

इन संबंधों को समझना डिजाइनरों को एक विशिष्ट प्रतिबाधा को लक्षित करने की अनुमति देता है, आम तौर पर 50 Ω एकल-एंडेड ट्रेस या 90-100 Ω अंतर जोड़े के लिए। दो सबसे आम ट्रेस संरचनाएं माइक्रोस्ट्रिप (बाहरी परत) और स्ट्रिपलाइन (आंतरिक परत) हैं, प्रत्येक अलग प्रतिबाधा विशेषताओं के साथ। Coplanar waveguide (CPW) संरचनाओं, एक ही परत पर जमीन के निशान के साथ, बेहतर क्षेत्र confinement प्रदान करते हैं और RF अनुप्रयोगों के लिए पसंद किए जाते हैं जहां आसन्न निशानों के युग्मन को कम किया जाना चाहिए।

प्रतिबाधा नियंत्रण के लिए उन्नत पीसीबी डिजाइन तकनीक

बुनियादी नियमों से परे चल रहे, उन्नत डिजाइन विधियां पूरे सिग्नल पथ में प्रतिबाधा पर सटीक नियंत्रण प्रदान करती हैं।

नियंत्रित ट्रेस ज्यामिति

आधुनिक पीसीबी डिजाइन सॉफ्टवेयर में अंतर्निहित फ़ील्ड सॉल्यूशंस शामिल हैं जो परत स्टैक-अप के आधार पर प्रतिबाधा को गणना करते हैं। हालांकि, अभ्यास में गणना की गई प्रतिबाधा को प्राप्त करने के लिए सहिष्णुता के निर्माण पर सावधानीपूर्वक ध्यान देने की आवश्यकता होती है। निम्नलिखित रणनीतियों का उपयोग करें:

• एक लक्ष्य प्रतिबाधा रेंज निर्दिष्ट करें (जैसे 50 Ω ± 5%) और स्टैक-अप से नाममात्र मूल्य पर ट्रेस चौड़ाई को डिजाइन करें।
• etch कारकों के लिए खाता - नक़्क़ाशी के बाद वास्तविक ट्रेस चौड़ाई CAD चौड़ाई से भिन्न हो सकती है। अपने फैब्रेटर के साथ अपने etch मुआवजा डेटा प्राप्त करने के लिए भागीदारी करें।
• अचानक चौड़ाई में बदलाव से बचें; प्रतिबिंबों को कम करने के लिए ट्रेस चौड़ाई को बदलते समय पतला संक्रमण का उपयोग करें।

ढांकता हुआ सामग्री का चयन

ढांकता हुआ सामग्री प्रतिबाधा स्थिरता में सबसे बड़ा परिवर्तनशील है। मानक FR-4 1-2 गीगाहर्ट्ज से अधिक आवृत्तियों के लिए उपयुक्त नहीं है क्योंकि इसकी उच्च हानि स्पर्श और विस्तृत विविधता के कारण ] ä _]r] (आमतौर पर 4.2-4.8)। उच्च आवृत्ति वाले काम के लिए, सामग्री का चयन करें:

• ]Stable ä]] _]r]] ]] ]]] _r> ≈ 3.48, ± 0.05, इसोला I-Tera MT40, या पैनासोनिक मेगट्रॉन 6.
• ]कम अपव्यय कारक (Df) - महत्वपूर्ण आरएफ पथ के लिए 10 गीगाहर्ट्ज पर 0.005 से नीचे।
• ]Consistent ग्लास बुनाई - स्प्रेड ग्लास या कम प्रोफ़ाइल ग्लास कम हो जाता है ] ]]] _]r ]]]]] बोर्ड भर में भिन्नता।

बहुपरत बोर्डों के लिए, प्रतिबाधा चरणों से बचने के लिए स्टैक-अप के दौरान एक समान ढांकता हुआ का उपयोग करें जहां संकेत परत सीमाओं को पार करता है। Rogers Corporation] अपने टुकड़े के लिए विस्तृत डेटाशीट और प्रतिबाधा कैलकुलेटर प्रदान करता है।

प्रतिबाधा मिलान नेटवर्क

यहां तक कि नियंत्रित ट्रेस प्रतिबाधा के साथ, कनेक्टर्स, वायस और घटक पैड पर बंद होने से भी गलतियां पैदा होती हैं। उन्नत तकनीकों में शामिल हैं:

• Series समाप्ति:] ड्राइवर के पास एक प्रतिरोधी (आमतौर पर 33-50 Ω) रखें ताकि प्रतिबिंबों को नम किया जा सके।
• AC युग्मन संधारित्र: एक विस्तृत आवृत्ति रेंज में कम प्रतिबाधा बनाए रखने के लिए एकाधिक समानांतर संधारित्रों (जैसे 100 nF + 10 nF + 1 nF) का उपयोग करें।
• Stub फिल्टर:] संकीर्ण अनुप्रयोगों के लिए मिलान तत्वों (जैसे, तिमाही-तरंग ट्रांसफार्मर) वितरित किए गए। विशेषता प्रतिबाधा के साथ एक चौथाई-तरंग ट्रांसफार्मर Z]]_]1 = √]]Z]]_{]]0[FLT:]]]]]R[FLT:]R}[FLT:]][FLT:]]]

विभेदक जोड़ी रूटिंग

हाई स्पीड अंतर संकेत (जैसे, यूएसबी 3.0, पीसीआईई, एचडीएमआई) को अंतर प्रतिबाधा और इंट्रा-जोड़ी दोनों के तंग नियंत्रण की आवश्यकता होती है।

• जोड़ी के बीच निरंतर रिक्ति बनाए रखें - आम तौर पर 3-5 × संदर्भ विमान के ऊपर ढांकता हुआ ऊंचाई।
• जब आवश्यक हो तो केवल सर्पटाइन देरी का उपयोग करें; सुनिश्चित करें कि अंतर लंबाई मिलान कसकर नियंत्रित किया जाता है (1 जीबीपीएस + संकेतों के लिए 5 मिलियन के भीतर)।
• अंतर जोड़ी के भीतर थ्रू रखने से बचें; यदि अपरिहार्य हो तो मौजूदा रिटर्न पथ को संरक्षित करने के लिए पास ग्राउंड रिटर्न थ्रू जोड़ें।

Via Stubs and Backdrilling

थ्रू-होल थ्रू अवांछित कैपेसिटिव स्टब्स बनाते हैं जो उच्च आवृत्तियों पर अनुनाद करते हैं, जिससे गंभीर प्रतिबाधा में कमी आती है। 10 जीबीपीएस से ऊपर के संकेतों के लिए, विचार करें:

• backdrilling: चढ़ाना के बाद के माध्यम से इस्तेमाल किए गए स्टब हिस्से को हटा दें, शून्य के पास स्टब लंबाई को कम करें।
• माइक्रोविया: पूरी तरह से ठूंठों को खत्म करने के लिए लेजर-ड्रिल्ड अंधा या दफन थ्रू (<100 μm व्यास) का उपयोग करें।
• Via बाड़: एक संरक्षित कॉक्स जैसी संक्रमण बनाने के लिए RF सिग्नल के माध्यमों के आसपास जगह जमीन vias।

प्रतिबाधा अनुकूलन के लिए सिमुलेशन और मॉडलिंग

सिमुलेशन निर्माण करने से पहले आवश्यक है, विशेष रूप से जटिल डिजाइनों के लिए। दो प्राथमिक दृष्टिकोणों का उपयोग किया जाता है:

2D फील्ड सोलवर्स

जैसे कि ध्रुवीय Si9000 या Simbeor S-parameters, क्रॉस-सेक्शन ज्यामिति के आधार पर गणना प्रतिबाधा। वे सरल संरचनाओं के लिए तेज़ और सटीक हैं लेकिन संक्रमण के माध्यम से 3D प्रभावों के लिए जिम्मेदार नहीं हो सकते हैं।

3D विद्युत चुम्बकीय सिमुलेशन

Ansys HFSS, CST माइक्रोवेव स्टूडियो, या Keysight EMPro पूरी संकेत पथ मॉडल, कनेक्टर्स, vias, और पैकेज संक्रमण सहित। ये उपकरण एस-पैरामीटर निकालने और विद्युत चुम्बकीय क्षेत्र को दृश्यित करने में मदद करते हैं, प्रतिबाधा धुंध की पहचान करते हैं। एक ठेठ कार्यप्रवाह:

1. निर्दिष्ट टुकड़े से सामग्री गुणों के साथ स्टैक-अप सेट करें।
2. ट्रेस ड्रॉ, थ्रू और ग्राउंड प्लेन लेआउट।
3. एक आवृत्ति स्वीप (उदाहरण के लिए, 100 kHz से 40 GHz) चलाएं।
4. इनपुट प्रतिबाधा (]S_]11]]) और सम्मिलन हानि (]S]]₂₁]]]]). एक वापसी हानि बेहतर -20 डीबी से अच्छा प्रतिबाधा मिलान इंगित करता है।
5. स्मिथ चार्ट का उपयोग यह पहचानने के लिए कि किस तरह की प्रतिबाधा लक्ष्य से अलग हो जाती है।

3 डी सिमुलेशन भी टेपरेड कोप्लानर वेवगाइड या ग्राउंडेड कोप्लानर वेवगाइड्स (GCPW) जैसे गैर-मानक ज्यामिति के अनुकूलन को सक्षम बनाता है। Ansys HFSS] का व्यापक रूप से इस तरह के विश्लेषण के लिए उद्योग में उपयोग किया जाता है।

प्रैक्टिकल कार्यान्वयन और सत्यापन

सैद्धांतिक डिजाइनों को निर्माण वास्तविकताओं से बच जाना चाहिए। निम्नलिखित प्रथाओं को सुनिश्चित करना कि प्रतिबाधा लक्ष्य उत्पादन में मिले हैं।

निर्माण सहिष्णुता और विनिर्माण के लिए डिजाइन (DFM)

अपने पीसीबी निर्माता के साथ मिलकर काम करें। विशिष्ट सहिष्णुता हैं:

• ट्रेस चौड़ाई: मानक नक़्क़ाशी के लिए ± 20%, उन्नत प्रक्रियाओं के लिए ± 10%।
• ढांकता हुआ मोटाई: प्रीपेग और कोर परतों के लिए ± 10%।
• Dielectric स्थिर: उच्च प्रदर्शन टुकड़े के लिए ± 5%।

अपने सिमुलेशन टूल में मोंटे कार्लो विश्लेषण को चलाने के लिए इन मापदंडों को सहिष्णुता के भीतर अलग-अलग करके सबसे खराब परिस्थितियों में विचलन की गणना करने के लिए। यदि भिन्नता आपके विनिर्देश (जैसे, ± 5%) से अधिक है, तो लक्ष्य चौड़ाई को संशोधित करें या एक अलग स्टैक-अप पर विचार करें।

सतह खत्म प्रभाव

विसर्जन चांदी, ENIG, और HASL सभी प्रतिबाधा को थोड़ा प्रभावित करते हैं। RF डिज़ाइन के लिए, ENIG (इलेक्ट्रोलेस निकल विसर्जन गोल्ड) को प्राथमिकता दी जाती है क्योंकि यह एक सपाट, समान सतह प्रदान करता है जो ट्रेस ज्यामिति को विकृत नहीं करता है। नियंत्रित-अग्रिम निशान पर मोटी खत्म (जैसे, लीड-फ्री HASL > 1 मील) से बचें।

टीडीआर और वीएनए के साथ सत्यापन

पूर्ण उत्पादन से पहले प्रोटोटाइप बोर्डों को प्रतिबाधा के लिए परीक्षण किया जाना चाहिए। दो उपकरणों का आमतौर पर उपयोग किया जाता है:

• Time-Domain प्रतिबिंबometer (TDR):] एक तेजी से बढ़ती नाड़ी को निशान में भेजता है और प्रतिबिंबित तरंग को मापता है। ट्रेस के साथ प्रतिबाधा प्रोफ़ाइल प्रदर्शित होती है। एक फ्लैट लाइन सुसंगत प्रतिबाधा को इंगित करती है; डुबकी या चोटियों में धुंध दिखाई देती है।
• ]Vector Network Analyzer (VNA): Measures प्रतिबिंब गुणांक (]S]_]11]]]]]]] और संचरण (S]_{]]21[FLT:]]]]]]]]]]]] [FLT: [F[LT]]]]]]]]]]]]]]]]] [FLT[F[[LT]]]]]]]]]][F[LT[F[LT][LT][LT]]]][F[F[LT][LT]]][F[LT]]][F[LT]][F[LT]]]][LT]]]][F[LT]]][F[LT]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]][F[F}

कई फैब्रेटर कूपन परीक्षण प्रदान करते हैं - पैनल पर समर्पित परीक्षण के निशान जो नक़्क़ाशी के बाद मापा जाता है। इन कूपनों को वास्तविक डिजाइन के निशान को जितना संभव हो उतना ही बारीकी से प्रतिनिधित्व करने के लिए अनुरोध करें।

इंपेंडेंस इंजीनियरिंग में भविष्य के रुझान

चूंकि 112 जीबीपीएस (PAM-4) से अधिक डेटा दरें आगे बढ़ जाती हैं और RF सिस्टम 100 गीगाहर्ट्ज़ तक पहुंचते हैं, नए चुनौतियों और समाधान उभरते हैं।

• कम नुकसान सामग्री: तरल क्रिस्टल बहुलक (LCP) और polytetrafluoroethylene (PTFE) composites är_r के रूप में कम के रूप में 2.1 Df <0.001 पर 10 गीगाहर्ट्ज़. वे तेजी से मिलीमीटर-तरंग मॉड्यूल में इस्तेमाल किया जाता है।
• Additive Manufacturing: मुद्रित इलेक्ट्रॉनिक्स और इंकजेट मुद्रित चांदी के निशान ठीक संकल्प (30-50μm) प्राप्त कर सकते हैं लेकिन अभी भी लगातार ढांकता हुआ गुणों के साथ संघर्ष करते हैं। वे प्रोटोटाइप के लिए वादा दिखाते हैं।
• In-process मुआवजा: लेजर trimmable प्रतिरोधक या समायोज्य प्रतिबाधा लाइनों (जैसे RF MEMS का उपयोग करके) विनिर्माण विविधताओं को सही करने के लिए बाद में ट्यूनिंग की अनुमति देते हैं।
• AI-driven अनुकूलन: मशीन लर्निंग एल्गोरिदम पारंपरिक पैरामीट्रिक स्वीप की तुलना में बहु-objective बाधाओं (impedance, crosstalk, रूटिंग घनत्व) के लिए ट्रेस geometries को अनुकूलित कर सकते हैं।

निष्कर्ष

उच्च आवृत्ति संकेतों के लिए पीसीबी ट्रेस प्रतिबाधा का अनुकूलन उन्नत डिजाइन तकनीकों, सावधानीपूर्वक सामग्री चयन, गहन सिमुलेशन और कठोर सत्यापन का मिश्रण मांग करता है। चर्चा की गई विधियों को लागू करके - नियंत्रित ज्यामिति, मिलान किए गए ढांकता हुआ, अंतर मार्ग, बैकड्रिलिंग और ईएम सिमुलेशन - इंजीनियर बहुगाबिट डेटा दरों पर भी ± 5% के भीतर प्रतिबाधा सहनशीलता प्राप्त कर सकते हैं। विकसित सामग्री और निर्माण प्रक्रियाओं के साथ अद्यतन रहना यह सुनिश्चित करेगा कि आपके डिजाइनों को आगे बढ़ने के लिए, ]IPC-2141A को संदर्भित करें नियंत्रित प्रतिबाधा डिजाइन पर और प्रमुख आपूर्तिकर्ताओं से निर्माता के दिशानिर्देशों पर।