उच्च परिशुद्धता अनुप्रयोगों के लिए सिग्मा-डेल्टा एडस में रैखिकता में सुधार के लिए रणनीतियाँ

सिग्मा-डेल्टा एनालॉग-टू-डिजिटल कन्वर्टर्स (ADCs) उच्च परिशुद्धता माप प्रणाली की रीढ़ हैं, सटीक चिकित्सा उपकरण से उच्च अंत ऑडियो और औद्योगिक प्रक्रिया नियंत्रण तक। उनका अद्वितीय आर्किटेक्चर अतिव्यापी और शोर को आकार देने के माध्यम से उच्च रिज़ॉल्यूशन प्राप्त करता है, लेकिन यह संरक्षित करता है कि संकल्प असाधारण रैखिकता की मांग करता है। गैर-रैखिकता हार्मोनिक विरूपण को लागू करती है और माप सटीकता को सीधे समझौता करती है। यह लेख सिग्मा-डेल्टा एडीसी में गैर-रैखिकता के स्रोतों की जांच करता है और सबसे अधिक मांग वाले उच्च परिशुद्धता अनुप्रयोगों के लिए रैखिकता को बढ़ाने के लिए सिद्ध रणनीतियों को प्रस्तुत करता है।

सिग्मा-डेल्टा एडीसी में समानता

ADC में रैखिकता का वर्णन करता है कि कैसे ईमानदारी से डिजिटल आउटपुट कोड पूर्ण इनपुट रेंज में एनालॉग इनपुट वोल्टेज से मेल खाता है। दो प्रमुख मीट्रिक रैखिकता को मात्रात्मक रूप से बदलते हैं: अभिन्न गैर-रैखिकता (INL) और अंतर गैर-रैखिकता (DNL)। INL एक आदर्श सीधी रेखा से वास्तविक हस्तांतरण समारोह के विचलन को मापता है, जबकि DNL निकटवर्ती कोड के बीच चरण आकार की एकरूपता को कैप्चर करता है। सिग्मा-डेल्टा एडीसी में, गैर-रैखिकता अवांछित स्वर और हार्मोनिक विरूपण के रूप में प्रकट होती है, खासकर जब इनपुट सिग्नल पूर्ण-पैनल के पास होता है या किसी भी समय-समय पर दबाव को मोड़ने के लिए।

सिग्मा-डेल्टा एडीसी में गैर-रैखिकता के प्राथमिक स्रोतों में शामिल हैं:

• ]Quantization त्रुटि पैटर्न निर्भरता - निम्न क्रम में मॉड्यूलेटर, मात्रात्मककरण त्रुटि इनपुट के साथ सहसंबंधित हो सकती है, निष्क्रिय स्वर पैदा कर सकती है।
• Analog सर्किट इम्प्रेशन - परिचालन एम्पलीफायरों, संधारित्रों, स्विचों और संदर्भ बफर में गैर-रैखिकता विरूपण को लागू करती है।
• Capacitor mismatch – स्विच्ड-कैपेसिटर इंटीग्रेटर में, यूनिट कैपेसिटर के बीच में बेमेल सिग्नल-निर्भर त्रुटियों को उत्पन्न करता है।
• Clock jitter - नमूनाकरण के तत्काल में यादृच्छिक रूपांतरों शोर और हार्मोनिक विरूपण में परिवर्तित, विशेष रूप से उच्च आवृत्तियों पर।

इन स्रोतों को व्यवस्थित रूप से संबोधित करने के लिए सटीक वजन, डेटा अधिग्रहण और सेंसर इंटरफेस में आवश्यक 16-से 24-बिट परिशुद्धता स्तर तक पहुंचने के लिए आवश्यक है।

गैर-रैखिकता के प्रमुख स्रोत

संधारित्र मस्मैच और चार्ज इंजेक्शन

स्विचित संधारित्र इंटीग्रेटर संधारित्र के सटीक अनुपात पर निर्भर करते हैं। निर्माण सहिष्णुता यादृच्छिक धुंध का कारण बनती है, जिससे त्रुटियों और गैर-रैखिकता प्राप्त होती है। MOS स्विच से चार्ज इंजेक्शन को आगे विरूपण करता है, खासकर इनपुट वोल्टेज परिवर्तन के रूप में। गतिशील तत्व मिलान (डीईएम) तकनीक धुंध को कम कर सकती है, लेकिन वे डिजिटल डोमेन में जटिलता पेश कर सकते हैं।

परिचालन एम्पलीफायर गैर-रैखिकता

इंटीग्रेटर के परिचालन एम्पलीफायर (op-amp) में एक क्लॉक चरण के भीतर सही ढंग से व्यवस्थित करने के लिए बेहद उच्च ओपन-लूप लाभ और पर्याप्त बैंडविड्थ होना चाहिए। फिनाइट लाभ त्रुटि का कारण बनता है; गैर-रैखिक उत्पादन प्रतिरोध हार्मोनिक विरूपण पैदा करता है। उच्च-रैखिकता डिजाइन के लिए, ओप-amp अक्सर लाभ बढ़ाने या कैसकोड संरचनाओं के साथ डिज़ाइन किए जाते हैं, और लेआउट तकनीक परजीवी समाई को कम करती है।

क्वांटाइज़र गैर-आपत्तियां

मल्टीबिट सिग्मा-डेल्टा मॉड्युलेटर्स में, आंतरिक क्वांटाइज़र के कम्पेटर या फ्लैश एडीसी चरण ऑफसेट धुंध और हिस्टीरिसीस से पीड़ित हैं। ये अपूर्णता मृत क्षेत्र या असमान सीमा वोल्टेज पैदा करती है, जो डीएनएल और आईएनएल त्रुटियों दोनों को पेश करती है। ऑफसेट अंशांकन और पूर्व-amplification इन प्रभावों को कम करने में मदद करते हैं।

वोल्टेज संदर्भ और आपूर्ति शोर

ADC के आंतरिक संदर्भ वोल्टेज और बिजली आपूर्ति रेल असाधारण रूप से साफ होना चाहिए। संदर्भ पर लहर या थर्मल बहाव सीधे त्रुटियों और विरूपण को हासिल करने के लिए अनुवादित करता है। समर्पित कम शोर नियामकों, decoupling नेटवर्क, और गार्ड के छल्ले मानक प्रथाओं हैं।

रैखिकता में सुधार के लिए रणनीति

1. डॉन तकनीक

Dither में एक छोटा, uncoried यादृच्छिक संकेत (आमतौर पर LSB स्तर पर) को क्वांटाइज़र से पहले जोड़ा जाता है। यह इनपुट से मात्रात्मक त्रुटि को सजाता है, निष्क्रिय स्वर को तोड़ देता है और हार्मोनिक विरूपण को कम करता है। Dither अनुरूप हो सकता है - एक सटीक यादृच्छिक वर्तमान स्रोत के माध्यम से इंजेक्ट किया जाता है - या डिजिटल, जहां एक छद्म-रैंडम अनुक्रम को क्वांटाइज़र आउटपुट में जोड़ा जाता है और बाद में घटाया जाता है। व्यापार-बंद शोर के फर्श में थोड़ी वृद्धि है, लेकिन रैखिकता में सुधार अक्सर नाटकीय होता है। उच्च-आदेशीय मॉड्यूलेटर के लिए, सावधानी से आकार का अंतर टोन को दबाते समय शोर जुर्माना कम कर सकता है।

2. अंशांकन और डिजिटल सुधार

डिजिटल अंशांकन वास्तविक समय में गुणांक या सुधार शर्तों को समायोजित करके अनुरूप गैर-विभाज्यता के लिए क्षतिपूर्ति करता है। दो सामान्य दृष्टिकोण हैं:

• ]Foreground calibration – स्टार्टअप या निष्क्रिय मोड के दौरान प्रदर्शन किया, एक ज्ञात परीक्षण संकेत लागू किया जाता है, और विचलन सुधार मापदंडों की गणना करने के लिए मापा जाता है।
• ]background calibration – लगातार एक छोटे पायलट टोन के सहसंबंध या इंजेक्शन का उपयोग सामान्य ऑपरेशन के दौरान पैरामीटर समायोजित. पृष्ठभूमि अंशांकन तापमान और उम्र बढ़ने पर निर्बाध सटीकता की आवश्यकता अनुप्रयोगों के लिए आवश्यक है।

डिजिटल सुधार एल्गोरिदम भी मापा वजन भंडारण और decimation फिल्टर के बाद एक FIR तरह के सुधार लागू करके संधारित्र धुंध के लिए क्षतिपूर्ति कर सकते हैं। सिग्मा डेल्टा एडीसी में डिजिटल अंशांकन पर आगे पढ़ने के लिए, Aanog उपकरणों के तकनीकी लेख अंशांकन तकनीकों पर ] देखें।

3. मॉड्यूलेटर टोपोलॉजी एन्हांसमेंट

उच्च-आदेश शोर शपिंग

मॉड्यूलेटर ऑर्डर को बढ़ाने से अधिक मात्रा में शोर को ब्याज बैंड से बाहर निकाल दिया जाता है, जिससे बैंड त्रुटि को कम किया जाता है और बेहद रैखिक अनुरूप घटकों की आवश्यकता होती है। हालांकि, स्थिरता अधिक चुनौतीपूर्ण हो जाती है। कास्केड (MASH) टोपोलॉजी कई छोरों में क्वांटाइज़ेशन शोर को वितरित करती है और उन्हें डिजिटल रूप से पुनः प्राप्त करती है, स्थिरता चिंताओं के बिना उत्कृष्ट रैखिकता प्राप्त करती है।

मल्टीबिट क्वांटाइज़र

एक मल्टीबिट क्वांटाइज़र (जैसे, 3-बिट या 4-बिट) के साथ एक एकल-बिट क्वांटाइज़र को बदलना क्वांटाइज़ेशन स्टेप साइज को कम करता है और स्वाभाविक रूप से क्वांटाइज़ेशन त्रुटि आयाम को कम करके रैखिकता में सुधार करता है। व्यापार-बंद यह है कि फीडबैक पथ में आंतरिक डीएसी बेहद रैखिक होना चाहिए। गतिशील तत्व मिलान (डीईएम) या डेटा भारित औसत (डीडब्ल्यूए) एल्गोरिदम का उपयोग डीएसी की धुंध त्रुटि को आकार देने के लिए किया जाता है, जिससे यह एक उच्च-रैखिकता तत्व की तरह व्यवहार करता है।

फीड फॉरवर्ड बनाम फीडबैक टोपोलॉजी

फीडफ़ोरवर्ड आर्किटेक्चर इंटीग्रेटर आउटपुट पर सिग्नल स्विंग को कम करते हैं, जो op-amp गैर-रैखिकता से विरूपण को कम करते हैं। प्रतिक्रिया टोपोलॉजी बेहतर अंतर्निहित स्थिरता प्रदान करती है लेकिन बड़े सिग्नल स्विंग की आवश्यकता होती है। आवश्यक रैखिकता और SNR के लिए सही टोपोलॉजी का चयन करना एक महत्वपूर्ण डिजाइन निर्णय है।

4. सर्किट लेवल ऑप्टिमाइज़ेशन

ट्रांजिस्टर स्तर पर, कई तकनीकें रैखिकता को बढ़ाती हैं:

• Bootstrapped स्विच – नमूनाकरण के दौरान निरंतर गेट-सोर्स वोल्टेज को बनाए रखने, स्विच प्रतिरोध भिन्नता और चार्ज इंजेक्शन को कम करने।
• ]]]ओप-amps में गैन-बौस्टिंग - लाभ त्रुटि को कम करने और सेटलिंग रैखिकता में सुधार के लिए ओपन-लूप लाभ को बढ़ाता है।
• Common-mode फीडबैक (CMFB) स्थिरीकरण - इंटीग्रेटर के आउटपुट को सामान्य-मोड वोल्टेज स्थिर रहता है, विरूपण को रोकता है।
• Layout समरूपता – मिलान संधारित्र सरणी और अंतर संकेत पथ व्यवस्थित ऑफसेट और mismatch को कम करने।

5. सिस्टम लेवल विचार

रैखिकता पूरी तरह से एक अनुरूप समस्या नहीं है; सिस्टम डिजाइन एक प्रमुख भूमिका निभाता है।

• Clock jitter अस्वीकृति - कम-jitter PLLs या बाहरी क्रिस्टल ऑसीलेटरों का प्रयोग करें। सिग्मा-डेल्टा मॉड्यूलेटर घड़ी के लिए संवेदनशील हैं क्योंकि यह नमूना अनिश्चितता का परिचय देता है।
• ]]पावर सप्लाई अलगाव - फेराइट माला और लो-ड्रॉपआउट नियामकों (LDOs) के साथ अलग एनालॉग और डिजिटल आपूर्ति रेल।
• ]Thermal प्रबंधन - चिप भर में तापमान ढाल धुंध बहाव का कारण बनता है। वर्दी तापमान वितरण और ऑन-चिप तापमान सेंसर मुआवजा की अनुमति देते हैं।
• Layout best practice – संवेदनशील एनालॉग नोड्स के पास डिजिटल संकेतों को रूट करने से बचें। सब्सट्रेट शोर को अलग करने के लिए गार्ड के छल्ले और गहरे एन-वेल का उपयोग करें।

उन्नत तकनीक: गतिशील तत्व मिलान और डेटा-वाइटेड एवर्जिंग

मल्टीबिट सिग्मा-डेल्टा एडीसी के लिए, प्रतिक्रिया डीएसी की रैखिकता अक्सर बोतलबंद होती है। गतिशील तत्व मिलान (डीईएम) इकाई डीएसी तत्वों (वर्तमान स्रोतों या संधारित्र) के उपयोग को घुमाता है ताकि गलती त्रुटियों को हार्मोनिक विरूपण के बजाय चौड़े शोर में परिवर्तित किया जा सके। डेटा भारित औसत (डीडब्ल्यूए) एक लोकप्रिय डीईएम एल्गोरिदम है जो कि quantizer आउटपुट का उपयोग करने के लिए तत्वों का चयन करता है जैसे कि बेतरतीब ढंग से प्रदर्शन की तकनीक को कम करने के लिए।

निष्कर्ष

ALT-ALT-1, ALT-ADM-ADC, ADC-ADC, ADC-ADC, ADC-ADC, ADC-ADC-ADC-ADC-ADC-ADC-ADC-ADC-ADC-ADC-A-A-N-A-N-A-N-A-N-A-N-A-N-A-N-A-N-A-N-A-N-N-A-N-A-N-A-N-A-A-N-A-A-N-A-N-A-N-A-A-N-A-A-A-N-A-A-A-A-A-A-A-A-A-A-A-A-A-A-A-N-N-N-N-N-N-N-N-N-N-N-A-A-A-A-A-A-A-N-A-N-A-A-N-N-N-N-N-N-N-N-N-N-N-N-N-