एक ट्रांजिस्टर एम्पलीफायर की कटऑफ आवृत्ति आवृत्ति को इंगित करती है जिस पर लाभ एक विशिष्ट स्तर पर गिर जाता है, आमतौर पर अधिकतम 3 डीबी नीचे होता है। इस आवृत्ति की गणना उन एम्पलीफायरों को डिजाइन करने में मदद करती है जो वांछित आवृत्ति रेंज के भीतर प्रभावी ढंग से काम करते हैं।

पैरामीटर्स को समझना

कटऑफ आवृत्ति की गणना करने के लिए, प्रासंगिक मापदंडों को समझने के लिए आवश्यक है, जिसमें ट्रांजिस्टर की परजीवी समाई और सर्किट के प्रतिरोध शामिल हैं। ये कारक एम्पलीफायर की उच्च आवृत्ति प्रतिक्रिया को प्रभावित करते हैं।

मूल गणना विधि

कटऑफ आवृत्ति (fc) सूत्र का उपयोग करके अनुमानित किया जा सकता है:

f]c]] = 1 / (2π R]total C]total]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]

जहां R]total पैरासिटेंस द्वारा देखा गया समकक्ष प्रतिरोध है, और Ctotal] कुल परजीवी समाई है, जिसमें इनपुट और आउटपुट समाई शामिल है।

गणना करने के लिए कदम

  • ट्रांजिस्टर के पैरासिटेंस की पहचान करें, जैसे कि C bc] और Cbe].
  • प्रासंगिक नोड्स पर सर्किट में समकक्ष प्रतिरोधों को निर्धारित करें।
  • कुल परजीवी समाई (C ]] की गणना )।
  • सूत्र को कटऑफ आवृत्ति खोजने के लिए लागू करें।

उदाहरण Calculation

मान लें कि एक ट्रांजिस्टर में इनपुट पर 2 pf और 5 pf की पैरासिटेंस है, और बराबर प्रतिरोध 10 kΩ है। कुल समाई 7 pf है।

सूत्र का उपयोग करना:

f]c] = 1 / (2π × 10,000 Ω × 7 × 10 -12]F ]]F]]]]